

آزمایشگاه

مدار منطقی



آزمایش شماره ۱ :

موضوع : آشنایی با برفی تراشه های TTL و CMOS و برفی از گردهای ساده گیتهای منطقی

الف - آشنایی با بعضی از تراشه های TTL

آزمایش ۱-۱: در این قسمت تراشه ۷۴۰۴ که ماوی ۶ دروازه NOT میباشد مورد آزمایش قرار میگیرد.

مدارهای شکل ۱-۱ و ۱-۲ را بسته و جدول ۱-۱ را کامل کنید.




FIG 1.2




FIG 1.1

ولتاژ وجودی (V)	ولتاژ خروجی (V)			
	بدون بار	با بار شکل ۱-۱	با بار شکل ۱-۲	با بار شکل ۱-۳
۰	۰	۰	۱۶,۶	۱۶,۶
۵	۵ m	۵۵۵m	۵,۵ m	۵,۵ m

جدول ۱-۱

آزمایش ۱-۲ : در این قسمت تراشه ۷۴۰۰ که ماوی ۴ دروازه NAND میباشد مورد آزمایش قرار میگیرد.

برای مدار نشان داده شده در شکل ۱-۳ ستون اول جدول ۱-۲ را کامل کنید.




FIG 1.3

(ا) ولتی (V)		خروجی (V)		
A	B	μ-1	μ-1	μ-1
0	0	3.64	111 m	5
0	5	3.64	112 m	5
5	0	3.62	112 m	5
5	5	207 m	4.39	0.1 m
0	OPEN	3.64	252 m	5
OPEN	0	3.64	130 m	5
5	OPEN	209 m	4.39	5
OPEN	OPEN	210 m	4.74	5

جدول ۱-۱

آزمایش شماره ۱-۳ : در این قسمت تراشه ۷۴۰۸ که حاوی چهار دروازه AND میباشد مورد آزمایش قرار میگیرد. برای مدار شکل ۱-۴ ستون دوم جدول ۱-۱ را کامل کنید.




FIG 1.4

ب - آشنایی با برقی از تراشه های CMOS : آزمایش ۱-۴ : در این قسمت تراشه ۷۴۰۱۱ که حاوی ۴ گیت NAND میباشد مورد آزمایش قرار میگیرد. برای مدار نشان داده شده در شکل ۱-۵ ستون سوم جدول ۱-۲ را کامل کنید.



FIG 1.5

آزمایش ۱-۵ : مدار شکل ۱-۶ را بسته و جدول ۱-۳ را کامل کنید.




IN (V)	و فضیلت دیود های نورانی	
	LED 1	LED 2
0	On	Off
5	off	on

جدول ۱-۳

۶ - برخی از کاربردهای ساده گیت‌های منطقی:
آزمایش ۱-۶ : مدار قفل خروجی (LATCH)

ابتدا ورودی را به زمین وصل کرده و خروجی را اندازه بگیرید. سپس ورودی را قطع نموده و مجددا خروجی را اندازه بگیرید و سپس همین کار را برای ورودی ۵ نیز انجام دهید.



In	0	open	5	open
out	1.6 mv	2.7 mv	4.99 v	4.99 v

د- سوالات :

سوال ۱-۱ : با توجه به نتایج بدست آمده اگر ورودی یک گیت از تراشه های TTL باز بماند ، آن ورودی معادل چه ولتاژی عمل میکند ؟ پاسخ این سوال را در مورد تراشه های CMOS نیز درج شود.


پاسخ : پایه های آزاد در تراشه های TTL برابر منطق ۱ و در تراشه های CMOS برابر منطق ۰ میباشد.

سوال ۱-۲ : با توجه به اینکه باز ماندن ورودی یک گیت میتواند در ۵۰ مدار افتلال ایجاد کند باید هر یک از ورودی های مازاد گیت مصرفی را به منظور ایستایی مدار PULL UP یا PULL DOWN نمود و یا ورودی مذکور را به یکی از ورودی های دیگر وصل کرد.




بر این اساس ورودی های مازاد گیتهای AND و OR را باید به چه منطقی وصل نمود ؟

پاسخ : در گیتهای نوع AND پایه مازاد ره باید به منطق ۱ متصل نموده و در گیتهای OR به منطق ۰ متصل میشوند.

سوال ۱-۳ : طرز ۵۰ مدار قفل، شکل ۱-۷ را از نظر تئوری بروزی کرده و نتایج به دست آمده را توجیه کنید.



پاسخ: ابتدا مدار را بدون در نظر گرفتن مقاومت فیدبک 10K تصویر کنید . در این صورت سطح منطقی نقطه B خلاف A و با اعمال اثر طبقه بعد سطح منطقی نقطه C درست هم سنگ نقطه A است ، اما با قطع سیگنال ورودی بسته به نوع تراشه استفاده شده (TTL ، COMS) مدار دوباره وضاحت ایستایی خود را باز میابد ، اما با وجود مقاومت فیدبک سطح اولیه ورودی طی واون دو مرحله ای در گیتها دوباره به ورودی بازمیگردد و این پروسه مدام تکرار شده و خروجی را در یک سطح منطقی قرار میدهد تا زمانی که منطق ورودی مدار تغییر سطح دهد و با استدلالی مشابه آنچه گفته شد این سطح ثانوی نیز ثابت میگردد. این مدار در تئوری دیجیتال به عنوان مدار قفل یا LATCH شناخته میشود که عملکردی درست شبیه کنتاکتورهای ایمنی قطع برق ، یا مدارات نگه دارنده فرمان در سیستم کنترل و فرمان مدارات قدرت ، فرایند START – STOP مو تورهای توان بالا و .. را دارد.



- عملکرد ۷۴۰۸۶


تراشه ۷۴۰۸۶ شامل ۱۴ گیت OR دو ورودی با نقط مثبت میباشد که میتوان از هر یک از آنها به صورت جداگانه استفاده نمود.

مدار داخلی این تراشه به همراه جدول درستی آن در شکل زیر آمده است:

$$Y = A + B$$

Inputs		Output
A	B	Y
L	L	L
L	H	H
H	L	H
H	H	H

H = HIGH Logic Level
L = LOW Logic Level



زمان تأخیر انتشار برای تراشه استاندارد ۷۴۰۸۶ به طور متوسط ns 12 میباشد و میزان مصرفی آن قریب به μa 19 است.

این تراشه در انواع :

استاندارد - شاتکی پیشرفته - شاتکی پیشرفته کم مصرف - سریع - شاتکی کم مصرف و شاتکی تولید میشود که در جدول زیر میزان مصرف و زمان تأخیر انتشار انواع مختلف آمده است :

families	STD	ALS	AS	F	LS	S
Propagation delay (ns)	12	8	3.4	4.1	14	4
Supply current (μa)	19	2.2	12	8.2	5	28

- طراحی جمع کننده :

ابتدا جدول درستی مدار را مطابق جدول زیر ترسیم میکنیم:

INPUT	OUTPUT				
	S	Cout			
A	B	Cin			
0	0	0	0	0	
0	0	1	1	0	
0	1	0	1	0	
0	1	1	0	1	
1	0	0	1	0	
1	0	1	0	1	
1	1	0	0	1	
1	1	1	1	1	

$$S = \Sigma(1, 2, 4, 7)$$

۹

$$C_{out} = \Sigma(3, 5, 6, 7)$$

S	B	Cin			
	00	01	11	10	
A	0	0	1	0	1
	1	1	0	1	0


چون فازهای مجاور به صورت مدور با یک‌ها پر شده اند پس جدول فوق نشانده‌نده XOR هر سه متغیر می‌باشد پس:

$$S = A \text{ (xor)} B \text{ (xor)} Cin$$


C	B	Cin			
	00	01	11	10	
A	0	0	1	0	0
	1	0	1	1	1

$$C_{out} = AC + BC + AB$$

که تابع S را می‌توان به وسیله دو عدد از گیتهای ۷۴۸۶ پیاده سازی و تابع C را نیز هم به کمک سه گیت AND و دو گیت OR پیاده سازی نمود.



۱۴۸۷۰ - مشخصات کامل تراشه :



این ای سی شامل یک جمع گننده است که امکان جمع دو عدد ۴ بیتی را فراهم می‌آورد.

ورودی A با ارزش بیتی

$$A3=8, A2=4, A1=2, A0=1$$

ورودی B با ارزش بیتی

$$B3=8, B2=4, B1=2, B0=1$$

دو عملوند جمع گننده را تشکیل میدهند و حاصل جمع این دو در فرآیند S با ارزش بیتی :

$$S3=8, S2=4, S1=2, S0=1$$


ظاهر شده و رقم نقلی در صورت وجود در پین C4 ظاهر می‌شود

اگر فقط دو عدد چهار بیتی با هم جمع شوند ورودی C0 بایستی LOW شود

برای توسعه به جمع گننده ۸ بیتی یا بالاتر میتوان C4 هر طبقه را به C0 متصل نمود.

مدار داخلی این تراشه در تصویر زیر آمده است:

LOGIC DIAGRAM



این تراشه در انواع استاندارد - سریع و شاتکی کم مصرف تولید میشود
یک مثال نمونه برای پگونگی عمل جمع در جدول زیر آمده است:

TRUTH TABLE

	INPUTS								OUTPUTS					
	C ₀	A ₀	A ₁	A ₂	A ₃	B ₀	B ₁	B ₂	B ₃	S ₀	S ₁	S ₂	S ₃	C ₄
Logic Levels	L	L	H	L	H	H	L	L	H	H	H	L	L	H
Active HIGH	0	0	1	0	1	1	0	0	1	1	1	0	0	1
Active LOW	1	1	0	1	0	0	1	1	0	0	0	1	1	0


$$(10 + 9 = 19)$$

$$(carry + 5 + 6 = 12)$$

H = HIGH Voltage Level
L = LOW Voltage Level

آزمایش شماره ۲ :

مدار تمام جمع کننده بند ۲ پیش گزارش شماره ۲ که در شکل زیر هم آمده را مورد آزمایش قرار دهید و نتایج را در جدول ۱-۲ ثبت نمایید.




INPUT			OUTPUT	
A	B	Cin	S	Cout
0	0	0	120 mv	0.3 mv
0	0	1	4.37 v	0 v
0	1	0	4.37 v	0 v
0	1	1	127 mv	4.9 v
1	0	0	4.3 v	0.3 mv
1	0	1	135 mv	4.97 v
1	1	0	121 mv	4.97 v
1	1	1	4.35 v	4.97 v

جدول ۱-۲

آزمایش ۲-۲ : با به کار گیری یک تراشه ۷۴۰۰ مداری با گیتهای nand بسازید که تابع بولی زیر را پیاده سازی کند :

$$F = AB + CD$$



سوالات :

سوال ۱-۲ : با استفاده از کتب مرجع شماره چند تراشه جمع کننده دیگر را یافته و یکی را به اختصار توضیح دهید.

CMOS :

4008 (4 bit full adder)

4032 (3 serial adder-P logic)

4038 (3 serial adder-N logic)

4560 (4 bit decimal adder)


TTL :

7479 (1 bit full adder)

7482 (4 bit adder)


7483 (2 full adder)

توصیف تراشه ۴۰۰۸ :



این ای سی محاسباتی در منطق مثبت کار کرده و دو عدد باینری ۱۶ بیتی را با هم جمع میکند. برای سری کردن این ای سی میتوان پایه ۹ ای سی اول را به پایه ۱۴ ای سی دوم متصل کرد، توجه کنید که کل زمان محاسبه این ای سی با تغذیه ۵ ولت ۹۰۰ نانو ثانیه و با ولتاژ ۱۰ ولت ۳۲۵ نانو ثانیه است، این ای سی در فرکانس ۱ مگا هرتز و با ولتاژ تغذیه ۵ ولت جریان ۱.۶ میلی آمپر و با ولتاژ تغذیه ۱۰ ولت جریان ۲.۲ میلی آمپر را مصرف میکند.

سوال ۲-۲ : با استفاده از یک تراشه ۷۴۸۶ و یک مدار جمع کننده / تفاضل کننده طراحی نموده که در صورت $M=LOW$ مدار به صورت جمع کننده و در صورت $M=HIGH$ مدار به صورت تفاضل کننده عمل نماید.




۱- با استفاده از تراشه های ۷۴۰۸ و ۷۴۳۲ یک مقایسه کننده یک بیتی طراحی کنید.

INPUT		OUTPUT		
A	B	A < B	A = B	A > B
0	0	0	1	0
0	1	1	0	0
1	0	0	0	1
1	1	0	1	0

$$A < B = A' B$$

$$A = B = A' B' + A B$$

$$A > B = A B'$$




۲- مداری ترکیبی با چهار ورودی A,B,C,D و یک خروجی P طراحی کنید به طوری که اگر $A=1$ باشد

به شرطی که C,D نیز برابر ۱ باشند و $B=0$ ، $B=1$ یا $B=0$ در غیر این صورت خروجی $P=1$

صفر شود.


		CD				
		00	01	11	10	
AB		00	0	0	0	0
01		0	0	0	0	0
11		0	0	1	0	0
10		1	1	1	1	1

$$F = AB' + AC'D = A(B+C'D)$$



آزمایش شماره ۳ :

مدار مقایسه کننده بند ۱ پیش گزارش شماره ۳ که در شکل زیر هم آمده را مورد آزمایش قرار دهید و نتایج را در جدول ۳-۱ ثبت نمایید.




ردیف		خروجی		
A	B	$A < B$	$A = B$	$A > B$
0	0	120 mv	4.99 v	121 mv
0	1	4.54 v	0.7 mv	120 mv
1	0	121 mv	0.3 mv	4.54 v
1	1	121 mv	4.99 v	119 mv

جدول ۳-۱

مدار ترکیبی که در بند ۲ پیش گزارش شماره ۳ که در شکل زیر هم آمده را مورد آزمایش قرار دهید و جدول عملکرد آن را بیابید.


$$F = AB' + AC'D = A(B+C'D)$$



input				output
A	B	C	D	P
0	0	0	0	112 mv
0	0	0	1	115 mv
0	0	1	0	112 mv
0	0	1	1	4.9 v
0	1	0	0	18 mv
0	1	0	1	112 mv
0	1	1	0	152 mv
0	1	1	1	111 mv
1	0	0	0	4.9 v
1	0	0	1	4.9 v
1	0	1	0	4.9 v
1	0	1	1	4.9 v
1	1	0	0	112 mv
1	1	0	1	4.9 v
1	1	1	0	112 mv
1	1	1	1	112 mv

سوالات :

- ۱ - فرض کنید دو مقایسه کننده N بیتی در اختیار دارید . با استفاده از گیتهای منطقی یک مقایسه کننده $2N$ بیتی طراحی کنید.




- ۲ - با استفاده از کتب مرجع شماره پند تراشه دیگر TTL و CMOS را بنویسید و یکی را به اختصار توضیح دهید.

TTL : 7485 (4 bit comparator)

CMOS: 4063 (4 bit comparator) & 4585 (4 bit comparator)


تاریخ : ۱۴۰۶۰۳



این ای سی دو کلمه ۱۶ بیتی را با هم مقایسه نموده و نتیجه را نمایش میدهد ، برای مقایسه تعداد بیتها بیشتر میتوان این ای سی را سری نمود ، به این ترتیب که سه فروجی ای سی اول را به وجودی های ای سی دوهم متصل مینماییم. در این حالت اولین ای سی مشخص کننده بیتها با ارزش کم است. مدت زمان مقایسه با ولتاژ ۵ ولت 425 nA ثانیه است که با تغذیه ۱۰ ولت تا 250 nA ثانیه کاهش میابد.

این ای سی در فرکانس ۱ مگاهرتز و با تغذیه ۱۰ ولت 800 pA میکرو آمپر و با ولتاژ تغذیه ۵ ولت جریان 400 pA میکرو آمپر را مصرف میکند.

LOGIC DIAGRAM



۱- با استفاده از تراشه ۷۴۰۰ nand یک مدار ترکیبی طراحی نموده که ورودی آن ۴ بیت a,b,c,d باشد و خروجی آن مطابق جدول زیر تغییر کند.

input				Out put Ready for 7_seg	Output pin						
A	B	C	D	F OUT	a	b	c	d	e	f	g
1	1	0	0	A	1	1	1	0	1	1	1
1	1	0	1	H	0	1	1	0	1	1	1
1	1	1	0	Y	0	1	1	1	0	1	1
1	1	1	1	S	1	0	1	1	0	1	1

با ساده سازی از طریق گارنو داریم:

$$a : C'D' + CD$$

$$b : C' + D'$$


$$c : 1$$

$$d : C$$

$$e : C'$$

$$f : 1$$

$$g : 1$$





۲ - مشخصات کامل تراشه ۱۵۱۱ :

مبدل کد BCD به نشان دهنده همراه با قفل

این آی سی ورودیهای BCD را دریافت و آنها را ذخیره می کند و همچنین آنها را برای اتصال به نشان دهنده آماده می کند . در حالت عادی ، پایه های ۳ و ۴ به یک و پایه ۵ به صفر وصل می شود . کد BCD ورودی به پایه های ۷ و ۶ و ۵ که دارای ارزش های $D=8, C=4, B=2, A=1$ هستند وصل می شوند و در منطق مثبت در خروجیهای نشان دهنده ظاهر می شوند . برای مثال، اگر در ورودی ۰۱۱۰ یعنی عدد ۶ را فرار دهیم این ورودیها باعث خواهد شد که در خروجیها نکه های (segments) g, f, e, d, C (segments) باشند . اگر پایه ۵ و تکه a صفر شود، توجه داشته باشید که در این آی سی خروجی عدد ۶ فاقد تکه a و خروجی عدد ۹ فاقد تکه a می باشد . ماکریتم جریان طراحی شده برای خروجیهای این آی سی ۲۵ میلی آمپر می باشد که می توان آن را بوسیله ترانزیستور افزایش داد . اگر جریان بیشتری از خروجیها کشیده شود آی سی خراب می شود . اگر از نشان دهندهای LED استفاده شود ، بایستی جریان خروجی توسط یک مقاومت محدود شود این مقاومت برای ولتاژ تغذیه ۵ ولت ، برابر ۱۵۰ اهم می باشد . اگر آی سی در مقابل اتصال کوتاه محافظت نشود ، خراب می شود . اگر پایه ۵ را یک کنیم مقادیر BCD فرار گرفته در ورودیها در داخل آی سی ذخیره می شوند و تازمانی که این پایه ۵ صفر نشده این ورودیها در داخل آی سی باقی خواهد ماند و معادل آن در خروجی دیده می شود . اگر پایه ۴ را صفر کنیم تمامی خروجیها صفر می شوند و نشان دهنده خاموش می شود . از پایه ۴ و با استفاده از مدلاتور دیتوی سایکل (duty cycle) می توان برای کنترل روشنانی شکل موجه ای با فرکانس زیاد استفاده کرد . اگر پایه ۳ را صفر کنیم تمامی خروجیها یک می شوند و عدد ۸ نشان داده می شود ، و در این حالت ورودیهای کد BCD و همچنین ورودی پایه ۴ بی تاثیر می شود . این آی سی نمی تواند خروجیها را برای اعداد ۹ و ۱۰ آماده کند و در این حالت خروجیها خاموش می شوند .

ناخیر نشان دهنده با ولتاژ تغذیه ۵ ولت برابر ۷۰۰ نانو ثانیه و با ولتاژ تغذیه ۱۰ ولت برابر ۳۵۰ نانو ثانیه می باشد . جریان مصرفی این آی سی کاملاً به بار خروجی بستگی دارد و این جریان برای هر نکه نشان دهنده بایستی از ۲۵ میلی آمپر بیشتر باشد .



HEF4511BP(N): 16-lead DIL; plastic (SOT38-1)

HEF4511BD(F): 16-lead DIL; ceramic (cerdip) (SOT74)


HEF4511BT(D): 16-lead SO; plastic (SOT109-1)

(): Package Designator North America

PINNING

D _A to D _D	address (data) inputs
EL	latch enable input (active LOW)
BI	ripple blanking input (active LOW)
LT	lamp test input (active LOW)
O _a to O _g	segment outputs

Fig.4 Segment designation.



آزمایش شماره ۱۴:

قسمت ۱۴۵۹

تراسه ۱۴۵۱ را با استفاده از مقادیرهای ۰ و ۱ اهم به ۷seg متصل نموده و با توجه به سه حالت مندرج در جدول ۱-۱ برای pin3, pin4, pin5 جدول را کامل نمایید.


input				7 seg state		
A Pin 6	B Pin 2	C Pin 1	D Pin 7	Pin3 =H	Pin3 =L	Pin3 =H
Pin 4=H	Pin 4=H	Pin 5=L	Pin 5=L	Pin 4=L	Pin 5=L	Pin 5=L
0	0	0	0	0	8	BLANK
0	0	0	1	1	8	BLANK
0	0	1	0	2	8	BLANK
0	0	1	1	3	8	BLANK
0	1	0	0	4	8	BLANK
0	1	0	1	5	8	BLANK
0	1	1	0	6	8	BLANK
0	1	1	1	7	8	BLANK
1	0	0	0	8	8	BLANK
1	0	0	1	9	8	BLANK
1	0	1	0	BLANK	8	BLANK
1	0	1	1	BLANK	8	BLANK
1	1	0	0	BLANK	8	BLANK
1	1	0	1	BLANK	8	BLANK
1	1	1	0	BLANK	8	BLANK
1	1	1	1	BLANK	8	BLANK

جدول ۱-۱

قسمت ۱۴

پایه های ۱۴۵۹ را به وضعیت آزمایش برگردانده و یک ورودی BCD را به مدار اعمال کنید ، خروجی را یاد داشت نموده و سپس پایه ۵ را به ولتاژ ۵ + متصل کنید
آیا با تغییر ورودی ، خروجی نیز تغییر میکند ؟ فیر

قسمت ۵ مدار ترکیبی بند ۱ پیش گزارش را مورد آزمایش قرار دهید :



input				7_seg STATE
A	B	C	D	
1	1	0	0	A
1	1	0	1	H
1	1	1	0	Y
1	1	1	1	S

سوالات :

۱ - نقش پایه LAMP TEST در تراشه ۱۴۵۱۱ چیست ؟

از این پایه میتوان برای صفت اتصال Seg _ 7 به تراشه و همچنین مصوب اطمینان از سلامت 7-seg استفاده کرد .

۲ - نقش پایه blank در تراشه ۱۴۵۱۱ را شرح دهید .

با فعال شدن این پایه بدون در نظر گرفتن وضاحت 7-seg تمامی خروجی ها قطع میشوند ، از این پین میتوان جهت برنامه ریزی برای ساعت کم مصرفی و power saving استفاده نمود ، به این مسئله توجه کنید که هر led در حالت روشن تقریبا 20 جریان مصرفی دارد که در طراحی مدارات با منابع تغذیه موبایل (باتری) یک محض ممکن میگردد از این و برای کاهش میزان مصرف در زمانی که کابر از نشان دهنده بهره های نمیگیرد میتوان از این پایه استفاده نمود .


۳ - نقش پایه store در تراشه ۱۴۵۱۱ را شرح دهید .

با فعال شدن این پایه خروجی در زمان فعال سازی پین مذکور ایستاده و حتی با تغییرات و وودی هم تغییر نموده کرد ، از این پایه برای نمایش یک داده خاص در میان رشته ای از خروجی ها که با سرعت تغییر وضاحت میدهد استفاده نمود .

۱۴ - چرا پینهای ۳ و ۴ اون ۵ تراشه ۱۴۵۱۱ در وضعیتهای ذکر شده در متن دستور کار قرار داده میشوند؟ پایه های ۳ و ۴ به ترتیب پایه های blank و lamp etst میباشد که فعال شدن اولی تمام فروجی های تراشه را به سطح صفر منطقی میبرد. اما توجه شود که این دو پین هر دو low active بوده و برای غیر فعال کردن آنها باید به سطح یک منطقی متصل باشند تا تراشه در وضعیت معمول خود عمل کند. اما پین store به صورت high active طراحی شده و برای کار در وضعیت معمول باید به سطح منطقی صفر متصل شود.




۱- با استفاده از تراشه ۷۴۰۰ یک encoder طراحی نمایید برای این کار به بلوک دیاگرام و جدول ۱-۵ دقیت کنید.



INPUT				OUTPUT	
D0	D1	D2	D3	X	Y
1	0	0	0	0	0
0	1	0	0	0	1
0	0	1	0	1	0
0	0	0	1	1	1

$$X = D_2 + D_3$$

$$Y = D_1 + D_3$$



۷۴۱۵۵ - مشخصات کامل تراشه

دو توزیع کننده اطلاعات یک به چهار (دی مالن پلکسر)

این آی سی شامل دو توزیع کننده اطلاعات یک به چهار می باشد، که این دو توزیع کننده اطلاعات را میتوان بطور مستقل از هم بکار برد، ولی باید توجه داشت که ورودیهای آدرس این دو توزیع کننده بصورت مشترک می باشند.

خروجی بوسیله آدرسها قرار گرفته در پایه های ۳ و ۱۳ انتخاب می شود. برای مثال، اگر پایه ۳ و ۱۳ هر دو به صفر وصل شوند. خط صفر (پایه ۷) انتخاب خواهد شد.

اگر پایه های DATA IN1 به یک و پایه های EN1 به صفر وصل شوند آی سی در حالت یک قرار می گیرد، که در این حالت خروجی انتخاب شده بوسیله خطوط آدرس، صفر خواهد بود. و اگر DATA IN2 به یک و EN2 به صفر وصل شوند آی سی در حالت دو قرار می گیرد، که در این حالت خروجی انتخاب شده بوسیله خطوط آدرس، صفر خواهد بود.


اگر EN1 صفر باشد، آی سی در حالت یک بوده و متنم DATA IN2 در پایه انتخاب شده خروجی ظاهر خواهد شد.

توجه داشته باشید که هر دو قسمت این آی سی با هم برابر نیستند. حالت یک منضم اطلاعات را می دهد و حالت دو خود اطلاعات را در خروجی ظاهر می کند.

از این آی سی میتوان یک توزیع کننده اطلاعات یک به هشت استفاده کرد. در این حالت بایستی پایه های DATA IN به هم وصل شوند و پایه های ENABLE نیز به هم وصل شده که چهار خط ورودی آدرس بدست می آید.

اگر ENABLE، هر در صفر شوند. خروجی انتخاب شده نوسط خطوط آدرس صفر خواهد بود.


مدت زمان انتخاب آدرس در این آی سی برابر ۲۱ نانو ثانیه بوده و کل جریان مصرفی آن برابر ۲۵ میلی آمپر می باشد.



۱۱ - مشخصات کامل تراشه ۷۴۱۵۱ :

انتخاب کننده اطلاعات هشت بیت (مالٹی پلکسر)


این آی سی بعنوان انتخاب کننده اطلاعات هشت بیت به یک بکار می رود.
در حالت عادی، پایه ۷ باقیستی به صفر وصل شود، و اگر این پایه یک شود، خروجی پایه ۶
به یک و خروجی پایه ۵ به صفر می رود.
معادل باینری روروی های قرار گرفته در پایه های ۱۱ و ۱۰ و ۹ اطلاعات مربوطه را انتخاب
کرده و متمم آن را در خروجی پایه ۶ و خود اطلاعات را در پایه ۵ ظاهر می کند.
برای مثال، اگر روروی های آدرس پترن ۱۰۱ باشد، که معادل باینری عدد ۵ می باشد،
اطلاعات موجود در روروی خط ۵ (پایه ۱۲) بصورت اینورت شده در پایه ۶ و خود اطلاعات در
پایه ۵ ظاهر خواهد شد. توجه داشته باشید که چون اطلاعات پایه ۵ از بک گیت اینورت هم
می کند لذا اطلاعات در پایه ۶ نسبت به پایه ۵ سریعتر ظاهر می شود.
مدت زمان انتخاب اطلاعات در این آی سی برابر ۱۹ نانو ثانیه بوده و کل جریان مصرفی آن
برابر ۲۹ میلی آمپر می باشد.



آزمایش شماره ۵:

قسمت ۱

مدار (مز کننده ای ۱ که در بخش پیش گزارش طراحی کرده اید را مورد آزمایش قرار دهید



INPUT				OUTPUT	
D0	D1	D2	D3	X	Y
1	0	0	0	12 mv	15 mv
0	1	0	0	18 mv	4.65 v
0	0	1	0	4.7 v	12 mv
0	0	0	1	4.81 v	4.77 v

قسمت ۲

تراسه ۱۴۱۵۷ را مورد آزمایش قرار داده و جدول عملکرد آن را بیابید.

از آنها که این تراسه یک مالتی پلکسر هشت به یک است، ۸ بیت اتفاقی را به صورت ثابت به ۹ رویدی ها اعمال نموده و با توجه به تغییرات پین های آدرس برابر جدول زیر خوبی را اندازه گیری و ثبت نموده ایم.

ورویدیهای تراسه			ورویدی های آدرس			خوبی
با یک وضعیت پیش فرض			A2	A1	A0	Q
PIN name	PIN number	PIN level	PIN 9	PIN 10	PIN 11	PIN 5
D0	4	1	0	0	0	4.45 v
D1	3	0	0	0	1	125 mv
D2	2	0	0	1	0	112 mv
D3	1	1	0	1	1	4.6 v
D4	15	0	1	0	0	118 mv
D5	14	0	1	0	1	115 mv
D6	13	1	1	1	0	4.65 v
D7	12	1	1	1	1	4.7 v

قسمت ۳

تابع $f(a,b,c,d) = \sum(1,3,5,6)$ را با تراشه ۷-پیاده سازی نمایید.

پر ارزش ترین بیت را به ورودی اختصاص داده و سه بیت دیگر را به پایه های آدرس، پس داریم:

F	I0 B'C'D'	I1 B'C'D	I2 B'CD'	I3 B'CD	I4 BC'D'	I5 BC'D	I6 BCD'	I7 BCD
A'	0	1	2	3	4	5	6	7
A	8	9	10	11	12	13	14	15
INPUT	0	A'	0	A'	0	A'	A'	0

با توجه به مدول فوق پایه های مالتی پلکس به صورت زیر متصل میشود

I0,I2,I4,I7= LOW LEVEL (0)

I1,I3,I5,I6= A'

سوالات :

۱ - چند نمونه از کاربردهای عملی مدارات MUX,DeMUX را بنویسید.


مالتی پلکس کردن - انتقال سری داده ها - پیاده سازی توابع منطقی - (مز گشایی خطا ط آدرس و ...

۲ - با استفاده از کتب مرجع چند نمونه دیگر از تراشه های MUX,DeMUX,Decoder را بنویسید .

	TTL	CMOS
MUX	74150(16 to 1) 74151(8 to 1) 74153(4 to 1)	4539(4 to 1) 4067(16 to 1) 4097(8 to 1)
DeMUX	74151(1 to 16) 7472(1 to 8) 74155(1 to 4)	4514(1 to 16) 4515(1 to 8) 4555(1 to 4)
Decoder	7442 7445	4028

آزمایش شماره ۶:

فلیپ فلاب RS ناهمگاہ شکل زیر را مورد آزمایش قرار دهید.




شکل ۱-۶


INPUT S R	OUTPUT	
	Q	Q'
1 0	3.36 v	212 mv
0 0	3.36 v	220 mv
0 1	217 mv	3.35 v
0 0	218 mv	3.36 v
1 1	3.36 v	3.35 v

سوالات :

- ۱ - با تغییر مناسب فلیپ فلاب شکل ۱-۶ را به clocked RS تبدیل نموده و برای آن پایه های کنترل CLR,SET قرار دهید.



- ۲ - با استفاده از دو فلیپ فلاب سوال قبل و گیتهای منطقی یک فلیپ فلاب Master-Slave_JK بسازید.



۱- مشخصات کامل و نتوه کار تراشه ۷۴۷۴ را بنویسید.

دو فلیپ فلاب نوع D تحریک شونده باله بالارونده

(Set,Reset)

این آی سی شامل دو فلیپ فلاب نوع D مستقل تحریک شونده باله بالارونده پالس ساعت می باشد.


هر فلیپ فلاب شامل دو خروجی بنام های Q و متمم آن \bar{Q} می باشد.
با اعمال لبه بالارونده پالس ساعت اطلاعات قرار گرفته در ورودی D در خروجی Q ظاهر می گردد.

اگر پالس ساعت به آی می اعمال نشود اطلاعات موجود در ورودی D در خروجی ظاهر نخواهد شد. اگر ورودی D به یک وصل شود، اعمال پالس ساعت موجب می شود که حالت \bar{Q} برابر یک و حالت Q برابر صفر گردد. و اگر پایه ورودی D به صفر وصل شود اعمال پالس ساعت موجب می شود که حالت Q برابر صفر و حالت \bar{Q} برابر یک گردد.
اطلاعات قرار گرفته در ورودی D هر موقع میتواند تغییر یابد ولی فقط لبه باله بالارونده پالس ساعت آن اطلاعات در خروجی Q ظاهر خواهد شد.

در حالت خادی پایه های Set و Clear به یک وصل می شوند. اگر پایه Clear به صفر وصل شود فوراً حالت Q به صفر و حالت \bar{Q} به یک می رود. و اگر پایه Set به صفر شود فوراً حالت Q به یک و حالت \bar{Q} به صفر می رود. توجه داشته باشید که پایه های set و clear نهایست همزمان صفر شوند.

ماکریزم فرکانس ورودی پالس ساعت در این آی می برابر ۲۵ مگاهرتز بوده و کل جریان مصرفی آن برابر ۱۷ میلی آمپر می باشد.

Connection Diagram



Order Number 5474DMQB, 5474FMQB, DM5474J, DM5474W, DM7474M or DM7474N
See Package Number J14A, M14A, N14A or W14B

Function Table

PR	CLR	CLK	D	Inputs		Outputs	
						Q	\bar{Q}
L	H	X	X			H	L
H	L	X	X			L	H
L	L	X	X			H	H
				(Note 1)		(Note 1)	
H	H	\uparrow	H			H	L
H	H	\uparrow	L			L	H
H	H	L	X			Q_0	\bar{Q}_0


H = High Logic Level

X = Either Low or High Logic Level

L = Low Logic Level


\uparrow = Positive-going transition of the clock.

۲ - با استفاده از ۷۴۷۴ یک مقسم فرکانسی یک چهارم طراحی کنید:



آزمایش شماره ۷:

تراسه ۷۴۷۴ را مورد آزمایش قرار داده و جدول ۱-۷ را کامل کنید.



INPUT			OUTPUT	
D	SET	CLR	Q	Q'
X	0	1	4.57 v	212 mv
X	1	0	220 mv	4.62 v
X	0	0	4.7 v	4.73 v
0	1	1	218 mv	4.66 v
1	1	1	4.53 v	119 mv


جدول ۱-۷

سوالات :

- پایه های CLR,SET در تراسه ۷۴۷۴ چگونه فعال میشوند؟
- این پایه ها در این تراسه low-active بوده و برای فعال کردن آنها باید به صفر منطقی متصل شوند.
- با استفاده از کتاب مرجع یک flip flop را از نوع CMOS معرفی و تشریح نمایید:

تراسه ۷۴۰۱۳ :

Connection Diagram



Truth Table

CL (Note 1)	D	R	S	Q	\bar{Q}
/	0	0	0	0	1
/	1	0	0	1	0
\	x	0	0	Q	\bar{Q}
x	x	1	0	0	1
x	x	0	1	1	0
x	x	1	1	1	1

No Change

x = Don't Care Case

Note 1: Level Change

دو فلیپ فلاپ نوع D

این مدار مجتمع دارای دو فلیپ فلاپ نوع D می باشد که می توان آنها را بصورت جداگانه بکار برد . و به دو طریقه ، پالس ساعت و روش مستقیم راه اندازی می شود.

در روش پالس ساعت ، پایه های ۶ یا ۸ (set) و پایه های ۴ یا ۱۰ (reset) بایستی به صفر وصل شوند و ورودی اطلاعات به پایه ۵ یا ۹ (D) وصل می شود ، واين ورودی مشخص کننده خروجي فلیپ فلاپ می باشد. ولی نتيجه واقعی بعداز اعمال لبہ بالا رونده پالس ساعت در خروجي ظاهر می شود. اگر ورودی D يك باشد اعمال لبہ بالا رونده پالس ساعت باعث می شود که خروجي Q در حالت يك و خروجي \bar{Q} در حالت صفر قرار گيرد و اگر ورودی D در حالت صفر باشد اعمال لبہ بالا رونده پالس ساعت باعث می شود خروجي Q صفر و خروجي \bar{Q} يك شود. در روش مستقیم ، اگر پایه (set) يك و پایه (reset) صفر شود Q در حالت يك و \bar{Q} در حالت صفر قرار می گيرد و اگر (reset) به يك و (set) به صفر وصل شود خروجي Q در حالت صفر و خروجي \bar{Q} در حالت يك قرار می گيرد . اگر هر دو ورودی (set) و (reset) همزمان به يك وصل شوند هر دو خروجي Q و \bar{Q} يك می شوند ، که اين حالت رد شده می باشد. اگر ورودی مستقیم به صفر وصل شود خروجيهای Q و \bar{Q} آخرين حالت فلیپ فلاپ را مشخص خواهد كرد . در روش ورودی مستقیم ، ورودی به پالس ساعت بستگی ندارد . با اتصال \bar{Q} خروجي به ورودی خط D هر فلیپ فلاپ يك تقسيم کننده به ۲ بدست می آيد . پالس ساعت مورد استفاده بایستی بدون نويز بوده و فقط در هر درخواست پالس ساعت يك لبہ بالا رونده داشته باشد . زمان صعود و نزول پالس ساعت بایستی کمتر از ۵ ميكرو ثانیه باشد . ماکریم فر کانس پالس ساعت با ولتاژ تغذیه ۱۰ ولت برابر ۱۰ مگاهرتز و با ولتاژ تغذیه ۵ ولت برابر ۴ مگاهرتز می باشد . این مدار مجتمع در فر کانس ۱ مگاهرتز و با ولتاژ تغذیه ۱۰ ولت ، جريان $1/6$ ميلی آمپر و با ولتاژ تغذیه ۵ ولت ، جريان $8/0$ ميلی آمپر را مصرف می کند.



RENDER