بسم الله الرحمن الرحیم

مبانی الکترونیک

(جلد اول)

«ویرایش دوم»

نویسنده : دکتر سیدعلی میرعشقی

استاد دانشگاه صنعتی شریف

POWEREN.IR

پیشگفتار ویرایش دوم

اکنون که با استعانت از پیشگاه پروردگار توانا ویرایش دوم کتاب مبانی الکترونیک را تقدیم دانشجویان عزیز و دوستداران این کتاب می‌نمایم، بسیار خوشوقتم که این اثر در طول ۶ سال گذشته در پنج چاپ پی‌درپی منتشر و مورد استقبال شایان دانشجویان و علاقمندان در سراسر کشور قرار گرفته و همکاران محترم در بسیاری از دانشگاههای کشور از آن به عنوان کتاب درسی الکترونیک استفاده نموده‌اند. همچنین خوشحالم که به اطلاع خوانندگان عزیز برسانم که علیرغم گرفتاریها و مشغله فراوان با یاری خداوند بزرگ به توفیق نگارش و تکمیل متن جلد دوم کتاب نیز دست یافته‌ام. این کتاب مشتمل بر کلیه مواد مورد نیاز درس الکترونیک II، با بهره‌گیری از جدیدترین مراجع علمی و با تکیه بر تجربیات تدریس مؤلف تدوین گردیده و به زودی آماده چاپ خواهد شد.

کتاب حاضر که اساساً به منظور استفاده دانشجویان درس الکترونیک I رشته مهندسی برق تهیه گردیده، در واقع مجموعه‌ای از مطالب و اطلاعات زیربنایی درباره آشنایی با عناصر پایه مدارهای الکترونیکی، معرفی مهمترین کاربردهای آنها و نیز اصول طراحی با این عناصر می‌باشد.

این کتاب همچنین کلیه مطالب ضروری برای درس الکترونیک دانشجویان رشته فیزیک را در بردارد. برای دانشجویان این رشته مدرس می‌تواند از فصلهای ۳، ۵ و ۷ سریعتر گذر کرده و استفاده از مطالب عمیقتر مندرج در آنها را به عهده دانشجویان علاقمند بگذارد.

سعی مؤلف در تدوین این کتاب بر این بوده است تا کتاب درسی نسبتاً جامعی، خصوصاً برای آن دسته از دانشجویان که به علت عدم تسلط کافی به زبانهای خارجی امکان بهره‌گیری کامل از

مراجع غیرفارسی را ندارند و احیاناً از فراگیری و تسلط کامل بر مطالب اساسی این درس محروم می‌مانند، در اختیار قرار دهد. با این همه لازم می‌دانم توجه دانشجویان عزیز را به اهمیت استفاده همزمان از متون معتبر خارجی در زمینه الکترونیک جلب نمایم.

در ویرایش جدید ضمن انجام بعضی تصحیحات ضروری و تلاش برای تغییرات مناسب در حروفچینی متن و ارائه شکلهای مناسب، مطالب جدیدی نیز اضافه شده است. در فصل سوم در روش تجزیه و تحلیل مدارهای برش، معادل تونن یکسوکننده و ضریب تنظیم بار؛ در فصل چهارم مشخصه‌های ترانزیستور و در فصل ششم مدل سیگنال کوچک هیبرید π و کاربرد آن در تحلیل تقویت‌کننده‌ها و مدل سیگنال بزرگ ترانزیستور معرفی شده است. تعداد قابل توجهی مسأله جدید نیز به مسائل آخر هر فصل اضافه شده است. فصل تقویت‌کننده عملیاتی به جهت تناسب بیشتر با مطالب الکترونیک II نیز به جلد دوم کتاب منتقل شده است. ضمناً در جلد دوم کتاب مدل هیبرید π مبنای تجزیه و تحلیل مدارهای ترانزیستوری قرار گرفته است.

با امید به اینکه این اثر به عنوان تلاش ناچیزی در جهت خدمت به دانشجویان عزیز مورد پذیرش پیشگاه حق قرار گیرد، از کلیه دانشجویان و خصوصاً همکاران محترم استدعا دارم با ارسال نظرات و پیشنهادات اصلاحی خود مؤلف را در غنا بخشیدن به آن یاری فرمایند.

در اینجا لازم می‌دانم از همسر بسیار عزیز و مهربانم که با صبر و بردباری مستمر در همه مراحل زندگی یار و مددکارم بوده است و نیز از والدین بزرگوارم که با حمایتهای معنوی و دعای خیر خود زمینه موفقیت اینجانب را فراهم ساخته‌اند مراتب تشکر و قدردانی خود را ابراز دارم. همچنین از برادران محترم برنج فنی که در نشر کتاب همکاری نموده‌اند، آقای مهند و ارائه نقطه نظرات مناسب و رفع نقایص آن و آقای د حمت مطالعه نسخه نهایی ویرایش اول و دوم کتاب و سپاسگزاری نمایم.

سید علی میرعشقی

پاییز ۱۳۷۸

فهرست مطالب

فصل اول: مقدمه‌ای بر فیزیک الکترونیک

۱-۱ تقسیم‌بندی اجسام از نظر هدایت الکتریکی ۱

۱-۲ نیمه‌هادیها ۴

۱-۳ ناخالصی در نیمه‌هادیها ۷

۱-۴ مؤلفه‌های جریان الکتریکی در نیمه‌هادیها ۱۲

۱-۵ پیوند $P-N$ ۱۸

۱-۶ شدت میدان و پتانسیل الکتریکی در ناحیه تهی ۲۱

۱-۷ اتصال پیوند $P-N$ به ولتاژ خارجی ۲۴

۱-۸ خلاصه ۲۸

۱-۹ مسائل ۲۸

فصل دوم: دیود پیوندی

۲-۱ مشخصه ولتاژ ـ جریان ۳۴

۲-۲ ولتاژ شکست معکوس دیود ۳۵

۲-۳ مقاومت دیود ۳۷

۲-۴ محدودیتهای کاربردی دیود ۳۹
۲-۵ انواع دیود ۴۴
۲-۶ خلاصه ۴۹
۲-۷ مسائل ۵۰

فصل سوم: مدارهای دیودی

۳-۱ تجزیه و تحلیل مدارهای دیودی ۵۵
۳-۲ تجزیه و تحلیل سیگنال کوچک ۶۱
۳-۳ مدارهای برش ۶۵
۳-۴ یکسوکننده‌ها و مدارهای صافی ۷۲
۳-۵ تنظیم‌کننده ولتاژ ۸۵
۳-۶ مدار دو برابرکننده ولتاژ ۸۶
۳-۷ مدار کلمپ ۸۸
۳-۸ خلاصه ۹۲
۳-۹ مسائل ۹۳

فصل چهارم: ترانزیستور پیوندی دوقطبی

۴-۱ ساختمان ترانزیستور ۱۰۸
۴-۲ اساس کار ترانزیستور در ناحیه فعال ۱۱۰
۴-۳ مشخصه‌های ترانزیستور ۱۱۶
۴-۴ ترکیب بیس مشترک ۱۱۸
۴-۵ ترکیب امیتر مشترک ۱۲۴
۴-۶ ترکیب کلکتور مشترک ۱۳۲
۴-۷ مقادیر نامی ترانزیستور ۱۳۳
۴-۸ زمانهای قطع و وصل ترانزیستور ۱۳۶

۴-۹ خلاصه ۱۳۸
۴-۱۰ مسائل ۱۳۹

فصل پنجم: طراحی مدارهای بایاس ترانزیستور

۵-۱ خط بار DC ۱۵۱
۵-۲ بایاس مدار امیتر مشترک ۱۵۶
۵-۳ خط بار ac ۱۶۰
۵-۴ بایاس مدار کلکتور مشترک ۱۶۹
۵-۵ بایاس مدار بیس مشترک ۱۷۲
۵-۶ پایداری نقطه کار ۱۷۵
۵-۷ خلاصه ۱۹۳
۵-۸ مسائل ۱۹۴

فصل ششم: تقویت‌کننده‌های ترانزیستوری در فرکانسهای پایین

۶-۱ دو قطبی خطی و پارامترهای مهم آن ۲۰۶
۶-۲ مدل هیبرید h ترانزیستور ۲۰۷
۶-۳ تقویت‌کننده امیتر مشترک ۲۱۳
۶-۴ تقویت‌کننده کلکتور مشترک ۲۲۳
۶-۵ تقویت‌کننده بیس مشترک ۲۳۳
۶-۶ مقایسه تقویت‌کننده‌ها ۲۳۷
۶-۷ قضیه میلر و دوگان آن ۲۳۸
۶-۸ تقویت‌کننده‌های چندطبقه ۲۴۳
۶-۹ مدل هیبرید π ترانزیستور ۲۵۵
۶-۱۰ سیگنال بزرگ ۲۶۱
۶-۱۱ خلاصه ۲۶۳
۶-۱۲ مسائل ۲۶۴

فصل هفتم: ترانزیستورهای اثر میدان

۷-۱ ساختمان *JFET* ۲۸۲

۷-۲ طرز کار و مشخصه‌های *JFET* ۲۸۳

۷-۳ مدارهای بایاس *JFET* ۲۸۹

۷-۴ تقویت‌کننده‌های *JFET* در فرکانسهای پایین ۲۹۲

۷-۵ سایر کاربردهای *JFET* ۳۰۳

۷-۶ ساختمان *MOSFET* ۳۰۸

۷-۷ طرز کار و مشخصه‌های *MOSFET* ۳۰۹

۷-۸ مدارهای بایاس *MOSFET* ۳۱۵

۷-۹ کاربردهای *MOSFET* ۳۱۷

۷-۱۰ خلاصه ۳۲۳

۷-۱۱ مسائل ۳۲۵

واژه‌نامهٔ فارسی به انگلیسی ۳۳۵

واژه‌نامهٔ انگلیسی به فارسی ۳۳۸

پاسخ برخی از مسائل ۳۴۱

نمایه ۳۴۹

۱

مقدمه‌ای بر فیزیک الکترونیک

همان‌گونه که عنوان فصل نشان می‌دهد، قصد این نیست که به بحث پیرامون مطالب نظری عمیق در زمینه ساختمان اتمی و بلوری اجسام بپردازیم؛ بلکه منظور نگاهی گذرا به ساختمان بلوری نیمه‌هادیها و عمدتاً آشنایی با چگونگی جابه‌جایی بارهای الکتریکی در این اجسام و تفاوت آنها با فلزات است. همین آشنایی مختصر می‌تواند به درک بیشتر و بهتر مفاهیمی که در فصلهای بعد مورد مطالعه قرار می‌گیرند، کمک کند. بررسی دقیقتر بسیاری از مطالبی که در این فصل به گونه‌ای توصیفی به شرح آنها می‌پردازیم در کتابهای فیزیک الکترونیک آمده است.

۱-۱ تقسیم‌بندی اجسام از نظر هدایت الکتریکی

از نقطه نظر قابلیت هدایت الکتریکی، اجسام را می‌توان به سه دسته تقسیم نمود: هادی نیمه‌هادی و عایق. هادیها عناصر و ترکیباتی هستند که جریان الکتریکی را به خوبی از خود عبور می‌دهند. از بهترین هادیهای متداول، نقره، مس و آلومینیوم را می‌توان نام برد. در نیمه‌هادیها،

هدایت الکتریکی کمتر از هادیها بوده ولی قابل کنترل است. عایقها اجسامی هستند که در میدانهای الکتریکی معمولی جریان الکتریکی را هدایت نمی‌کنند و فقط ممکن است در میدانهای خیلی زیاد جریان از آنها عبور کند. از نقطه نظر کاربرد در مهندسی برق، موادی که مقاومت ویژه آنها کمتر از $10^{-2}\Omega-cm$ باشد به عنوان هادی و موادی که دارای مقاومت ویژه بیشتر از $10^{5}\Omega-cm$ باشند عایق محسوب می‌شوند. مقاومت ویژه نیمه‌هادیها در محدوده بین دو مقدار مذکور قرار دارد.

برای درک عمیقتر پدیده‌هایی چون هدایت الکتریکی و گرمایی و تمایز بین اجسام هادی، نیمه‌هادی و عایق و مفاهیم اساسی مورد نیاز در این فصل، لازم است مختصراً به یادآوری نکاتی چند در مورد ساختمان اتمی اجسام بپردازیم. همان‌طور که می‌دانیم اتم دارای یک هسته مرکزی شامل تعدادی پروتون (برابر عدد اتمی عنصر) و حدود همان تعداد نوترون می‌باشد. در اطراف هسته، الکترونها به تعداد مساوی با پروتونها قرار گرفته‌اند. از آنجا که پروتون دارای بار الکتریکی مثبت برابر بار الکتریکی الکترون است، هر اتم از نظر بار الکتریکی خنثی می‌باشد. بر اساس مدل اتمی بوهر[1] تجمع الکترونها در اطراف هسته را می‌توان به صورت پوسته‌هایی در نظر گرفت. هر چه یک پوسته الکترونی از مرکز اتم دورتر باشد انرژی وابستگی الکترونهای آن به هسته کمتر خواهد بود. در هر اتم، الکترونهای آخرین پوسته را الکترونهای ظرفیت می‌نامند.

در فلزات چگونگی کنار هم قرار گرفتن اتمها به گونه‌ای است که برای الکترونهای ظرفیت نیروی وابستگی به هسته اتم ناچیز بوده و در دمای معمولی این الکترونها تعلق خاصی به اتم معینی نداشته و از آزادی لازم برای جابه‌جایی در فضای بین اتمها برخوردارند. جابه‌جایی این الکترونها دارای جهت مشخصی نبوده و در حقیقت یک حرکت تصادفی است، به طوری که باعث ایجاد تراکم بار الکتریکی در هیچ نقطه‌ای نمی‌شود. این الکترونهای ظرفیت را که آزادانه در فضای درون فلز حرکت می‌کنند، **الکترونهای آزاد** گویند.

چگالی الکترونهای آزاد در فلزات، در حدود چگالی اتمی آنها و حدوداً برابر 10^{23} الکترون در سانتیمتر مکعب است. اگر در نظر بگیریم که با دور شدن هر الکترون آزاد از اتمی که به آن تعلق داشته است یک یون مثبت بر جای می‌ماند، می‌توان ساختمان داخلی فلز را توسط شبکه‌ای از یونهای ثابت و الکترونهای آزادی که در اطراف آنها حرکت می‌کنند نمایش داد.

یونهای ثابت در حقیقت نمایش مجموعه هسته اتم و الکترونهای وابسته به آن هستند و

1. *Bohr*

الکترونهای آزاد به صورت یک توده پراکنده در میان آنها حرکت می‌کنند. شکل ۱-۱ نمایش نمادین شبکه یونهای ثابت و الکترونهای آزاد یک فلز یک ظرفیتی را نشان می‌دهد. در این شکل هر اتم یک الکترون در اختیار توده پراکنده الکترونی قرار داده و باقیمانده آن به صورت یک یون مثبت نمایان شده است.

این نحوه توصیف ساختمان فلز، بر مبنای نظریه **گاز الکترون** می‌باشد. برطبق این نظریه، چون حرکت الکترونهای آزاد یک حرکت تصادفی است، می‌توان تصور کرد که در یک طول زمانی مشخص به طور متوسط تعداد الکترونهای آزادی که از یک سطح معین و در یک جهت معین عبور می‌کنند با تعداد الکترونهای آزادی که از همان سطح ولی در خلاف آن جهت عبور می‌نمایند مساوی بوده و در نتیجه جریان متوسط برابر صفر است. البته چنانچه فلز تحت تأثیر یک میدان الکتریکی خارجی قرارگیرد، حرکت الکترونهای آزاد جهت‌دار شده و در واقع الکترونهای آزاد با حرکت خود در خلاف جهت میدان اِعمال شده، یک جریان الکتریکی همسو با میدان ایجاد می‌کنند.

از بحث فوق می‌توان چنین نتیجه گرفت که عامل هدایت الکتریکی در فلزات، الکترونهای آزادی هستند که تحت تأثیر میدان الکتریکی خارجی به حرکت در می‌آیند. سرعت حرکت الکترونهای آزاد (v) متناسب با شدت میدان الکتریکی (E) می‌باشد، ضریب این تناسب را قابلیت تحرک (μ_e) الکترونهای آزاد گویند.

$$v = \mu_e E \qquad (۱-۱)$$

می‌دانیم که در هر سیال چگالی جریان با حاصل ضرب سرعت در چگالی حجمی برابر است. بنابراین در مورد توده الکترونهای آزاد، چنانچه چگالی حجمی آنها را با n و اندازه بار الکتریکی هر الکترون را با q نمایش دهیم (کولمب $q=1{,}6\times10^{-19}$)، برای چگالی جریان (J)، رابطه



شکل ۱-۱: نمایش نمادین ساختمان داخلی فلزات

به صورت زیر خواهد بود:

$$J = \rho v = (nq)v \qquad (۱-۲)$$

که با توجه به رابطه ۱-۱ می‌توان نوشت

$$J = (nq\mu_e)E = \sigma E \qquad (۱-۳)$$

در رابطه اخیر $\sigma = nq\mu_e$ رسانایی ویژه فلز برحسب $(\Omega - cm)^{-1}$ است. رابطه ۱-۳ در واقع نمایش نقطه‌ای قانون اهم بوده و بیانگر این حقیقت است که در فلز چگالی جریان متناسب با میدان الکتریکی اِعمال شده می‌باشد.

۱-۲ نیمه‌هادیها

نیمه‌هادیها گروهی از مواد هستند که از نظر توانایی هدایت الکتریکی، بین هادی و عایق قرار دارند. موضوع جالب توجه در مورد نیمه‌هادیها این است که هدایت الکتریکی آنها تحت تأثیر عواملی چون تحریک نوری، افزایش دما و تغییر میزان ناخالصی به نحو قابل ملاحظه‌ای تغییر می‌یابد. این خاصیت مهم مبنای کار بسیاری از قطعه‌های نیمه‌هادی است که در الکترونیک مورد استفاده قرار می‌گیرند.

هدایت الکتریکی در نیمه‌هادیها توسط دو نوع حامل بار الکتریکی یعنی الکترونهای آزاد و حفره‌ها صورت می‌گیرد. در این مواد الکترونهای ظرفیت نمی‌توانند آزادانه به هر سو حرکت نمایند، بلکه در پیوندهای کووالان بین اتمها محصورند. مهمترین نیمه‌هادیها در الکترونیک سیلیکن (Si) و ژرمانیم (Ge) هستند. این دو عنصر، علیرغم داشتن چهار الکترون ظرفیت، در دمای معمولی از هدایت الکتریکی خوبی برخوردار نیستند. در دمای صفر مطلق بلورهای سیلیکن و ژرمانیم همانند عایق عمل می‌کنند (زیرا چهار الکترون ظرفیت هر اتم در پیوندهای کووالان چهار اتم مجاور خود قرار گرفته‌اند و نمی‌توانند همانند الکترونهای ظرفیت در فلزات آزادانه به هر سو حرکت نمایند). در شکل ۱-۲ ساختمان شبکه بلوری سیلیکن نمایش داده شده است.

همان‌طور که ملاحظه می‌شود هر دو اتم مجاور در یک پیوند کووالان دو الکترون در حالت اشتراک دارند. به زبان مکانیک کلاسیک می‌توان گفت که این الکترونها در مدارهایی به دور هسته هر دو اتم می‌چرخند. انرژی لازم برای شکستن پیوند کووالان و آزاد کردن یک الکترون را انرژی عرض نوار گویند و آن را با E_G نمایش می‌دهند. این نامگذاری بر مبنای نظریه ادغام ترازهای انرژی



شکل ۱-۲: نمایش دو بعدی ساختمان شبکه بلوری سیلیکن

الکترونهای پیوند، که در درس فیزیک الکترونیک مورد بررسی قرار خواهد گرفت، عنوان شده است. این انرژی (E_G) برای سیلیکن حدود $1/1\,eV$ و برای ژرمانیم حدود $0/72\,eV$ می‌باشد (ژول $1\,eV = 1/6 \times 10^{-19}$).

در عایقها از جمله در دی‌اکسید سیلیکن (SiO_2) که در صنعت الکترونیک کاربرد زیادی دارد، میزان این انرژی به چندین eV می‌رسد و در نتیجه ایجاد الکترونهای آزاد در دمای معمولی و میدانهای الکتریکی معمولی میسر نیست. بنابراین عایقها را می‌توان فاقد الکترون آزاد و به همین جهت فاقد قابلیت هدایت الکتریکی در نظر گرفت.

در نیمه‌هادیها انرژی عرض نوار به مراتب کوچکتر از عایقهاست، به طوری که در دمای معمولی و یا میدانهای الکتریکی معمولی، تعدادی از الکترونهای ظرفیت می‌توانند با کسب انرژی لازم، نقش الکترونهای آزاد را ایفا کنند. البته در دماهای بسیار پایین، برای هیچ یک از الکترونهای ظرفیت این امکان فراهم نیست؛ از این‌رو نیمه‌هادیها در دماهای بسیار پایین مانند عایقها رفتار می‌کنند.

در فلزات یا اجسام هادی عرض نوار انرژی آنقدر ناچیز است که در دماهای معمولی همه الکترونهای ظرفیت از آزادی لازم برای جابه‌جایی در فضای بین اتمها برخوردارند و در واقع آنها را می‌توان همان الکترونهای آزاد در نظر گرفت.

با افزایش دما از صفر مطلق، شبکه بلوری سیلیکن شروع به ارتعاش نموده و بعضی از پیوندهای کووالان شکسته و الکترونهای آنها جدا می‌شوند. الکترونهای جدا شده به صورت الکترون آزاد عمل نموده و در فضای بین اتمها شروع به حرکت می‌نمایند. در حقیقت با شکستن هر پیوند و رها شدن یک الکترون، یک جای خالی در پیوند باقی می‌ماند که به آن یک حفره گویند (شکل ۱-۳).



شکل ۱-۳: نحوه ایجاد حفره در یک پیوند کووالان اتمهای بلور سیلیکن

در این صورت در بلور خالص، همیشه با زوج الکترون آزاد و حفره سر و کار داریم. یعنی به ازای هر حفره یک الکترون آزاد و بالعکس خواهیم داشت. به عبارت دیگر در بلور خالص همواره و در هر دما تعداد حفره‌ها و الکترونهای آزاد با هم مساویند.

همان‌طور که قبلاً یادآور شدیم در نیمه‌هادیها نه تنها الکترونهای آزاد، بلکه حفره‌ها نیز به صورت حاملهای بار الکتریکی در هدایت جریان دخالت می‌نمایند. هر حفره ـ که عملاً جای خالی یک بار منفی است ـ در واقع نمایانگر یک بار مثبت است. برای روشنتر شدن این موضوع یادآور می‌شویم که هر اتم سیلیکن که در شکلهای ۱-۲ و ۱-۳ به صورت یک یون با چهار بار مثبت و چهار الکترون در اطراف آن نشان داده شده است، از نظر بار الکتریکی خنثی است. بنابراین وقتی یک پیوند شکسته و یک الکترون آزاد می‌شود، مجموعه باقیمانده که شامل یک حفره است عملاً دارای بار مثبت خواهد بود. اما تنها دارا بودن بار مثبت برای شرکت حفره‌ها در جریان الکتریکی کافی نیست، بلکه جابه‌جایی این حاملهای بار مثبت است که مؤلفه‌ای از جریان الکتریکی را به وجود می‌آورد. آیا اتم شامل حفره به جا مانده پس از جدا شدن یک الکترون آزاد می‌تواند تحت تأثیر میدان الکتریکی حرکت کند؟ یقیناً جواب این سؤال منفی است. زیرا اگر اتمهای بلور به هر دلیل جابه‌جا شوند ساختمان بلوری به هم ریخته و نیمه‌هادی ممکن است بسیاری از خواص خود را از دست بدهد. البته چنین حالتی نمی‌تواند با اِعمال شدت میدانهای معمولی رخ دهد.(در واقع نحوه حرکت حفره‌ها و شرکت آنها در جریان الکتریکی در نیمه‌هادی به این صورت است که وقتی با رها شدن یک الکترون آزاد از یک پیوند کووالان یک حفره بر جای ماند، یک الکترون ظرفیت از یک پیوند مجاور می‌تواند به آسانی پیوند خود را شکسته و حفره قبلی را پر نماید. با این کار حفره جدیدی به وجود می‌آید که محل آن با محل حفره قبلی متفاوت است. به عبارت دیگر یک جابه‌جایی حفره صورت گرفته است که جهت آن در خلاف جهت انتقال الکترون بوده است.) در شکل ۱-۴ این جابه‌جایی به روشنی مشاهده می‌شود. در این شکل علامت ⊙ برای نشان دادن یک



شکل ۱-۴: نمایش حرکت حفره‌ها در بلور نیمه‌هادی

اتم با پیوندهای سالم و علامت ○ برای نمایش یک اتم با پیوند شکسته شده (شامل یک حفره) به‌کار رفته است. اتمهای مورد مطالعه را از ۱ تا ۶ شماره‌گذاری کرده‌ایم. در حالت ابتدایی، اتم شماره ۳ دارای یک حفره است و اتمهای مجاور آن همگی دارای پیوندهای سالم هستند. حال فرض کنید یک الکترون ظرفیت اتم شماره ۴، پیوند خود را شکسته و حفره موجود در اتم شماره ۳ را پر نماید. حالت جدید، در ردیف زیرین شکل ۱-۴ نشان داده شده است. پس از این جابه‌جایی، پیوندهای اتم شماره ۳ کامل شده و در اتم شماره ۴ یک حفره به وجود می‌آید. از آنجا که در طی این عمل محل اتمها ثابت است، با مقایسه اتمهای ردیفهای پایین و بالا به نظر می‌رسد که حفره به سمت راست و الکترون به سمت چپ حرکت نموده است. به بیان دیگر چون هر حفره نمایانگر یک بار مثبت است در این جابه‌جایی گویی بار مثبت تغییر مکان داده و از محل اتم شماره ۳ به محل اتم شماره ۴ رفته است. در حالی که در عمل هیچ‌گونه جابه‌جایی بار مثبت صورت نگرفته و فقط یک الکترون جابه‌جا شده است. البته در حالتی که هیچ‌گونه میدان الکتریکی خارجی به بلور اِعمال نشود، این جابه‌جایی حاملهای مثبت نیز همانند حرکت الکترونهای آزاد یک حرکت تصادفی بوده و دارای سمت خاصی نخواهد بود. در اینجا تأکید بر این نکته لازم است که (حرکت حفره‌ها از پر شدن یک حفره توسط الکترون ظرفیت یک اتم مجاور ـ و نه توسط یک الکترون آزاد ـ ناشی می‌شود (پر شدن حفره توسط یک الکترون آزاد را **ترکیب مجدد** گویند) هر ترکیب مجدد منجر به از دست رفتن یک الکترون آزاد و یک حفره می‌شود، بدون اینکه حفره جدیدی به وجود آید. در این ترکیب، الکترون آزاد انرژی اضافی خود را به صورت حرارت یا نور از دست می‌دهد.)

۱-۳ ناخالصی در نیمه‌هادیها

در بخش قبل در مورد نیمه‌هادی خالص صحبت کردیم و دیدیم که اجسام نیمه‌هادی در دمای صفر مطلق همانند عایق عمل نموده و هیچ‌گونه هدایت الکتریکی از خود بروز نمی‌دهند و تنها در

دماهای بالاتر است که تعدادی حامل بار الکتریکی یعنی الکترون آزاد و حفره در نیمه‌هادی به وجود می‌آیند. چون در هر دما تعداد حفره‌های تشکیل شده با تعداد الکترونهای آزاد ایجاد شده برابر است، می‌توان گفت برای یک نیمه‌هادی خالص همواره رابطه

$$n = p = n_i \ (cm^{-3}) \qquad (۴-۱)$$

برقرار است. در این رابطه n و p به ترتیب چگالی حجمی الکترونهای آزاد و حفره‌ها می‌باشند و n_i را چگالی خالص می‌نامند. در فیزیک الکترونیک نشان داده می‌شود که بین چگالی خالص n_i، دمای مطلق T (برحسب درجه کلوین) و عرض نوار انرژی E_G (برحسب eV) رابطه مهم زیر برقرار است:

$$n_i^2 = BT^3 e^{-E_G/KT} \qquad (۵-۱)$$

در این رابطه، B یک پارامتر وابسته به جنس نیمه‌هادی است که مقدار آن برای سیلیکن برابر $۵/۴ \times ۱۰^{۳۱}$ و برای ژرمانیم برابر $۳/۵ \times ۱۰^{۳۱}$ است. K، ثابت بولتزمن است و برابر با $۸/۶۲ \times ۱۰^{-۵} eV/°K$ می‌باشد. همچنین E_G برای سیلیکن در دمای معمولی $۱/۱ eV$ و برای ژرمانیم $۰/۷۲ eV$ است. برای بلورهای سیلیکن و ژرمانیم که در ساخت قطعه‌های الکترونیکی به‌کار می‌روند، مقادیر چگالی خالص در دمای معمولی ($۲۵°C$) به صورت زیر است:

سیلیکن $\quad n_i = ۱/۵ \times ۱۰^{۱۰} \ cm^{-۳}$

ژرمانیم $\quad n_i = ۲/۵ \times ۱۰^{۱۳} \ cm^{-۳}$

همان‌طور که ملاحظه می‌شود چگالی حاملهای بار الکتریکی در نیمه‌هادی خالص و در دمای معمولی در مقایسه با چگالی الکترونهای آزاد در فلزات ($۱۰^{۲۳} \cong cm^{-۳}$) بسیار ناچیز بوده و درنتیجه قابلیت هدایت الکتریکی نیمه‌هادی خالص در دمای معمولی میلیونها برابر کمتر از رسانایی فلزات است.

برای بالا بردن چگالی حاملهای آزاد در نیمه‌هادیها، می‌توان با تزریق درصد ناچیزی از یک عنصر سه یا پنج ظرفیتی به بلور، آن را تغلیظ نمود. خواهیم دید که تزریق عناصر پنج ظرفیتی از قبیل آنتیموان (Sb)، فسفر (P) و آرسنیک (As) باعث افزایش چگالی الکترونهای آزاد در بلور خواهد شد. بدین لحاظ به ناخالصیهای پنج ظرفیتی **ناخالصی نوع N** یا **ناخالصی بخشنده** گویند. از طرف دیگر افزایش عناصر سه ظرفیتی، موجب بالا رفتن چگالی حاملهای مثبت یا حفره‌ها در بلور می‌شود. ناخالصیهای سه ظرفیتی را **ناخالصی نوع P** یا **ناخالصی پذیرنده** می‌نامند. از جمله ناخالصیهای نوع P می‌توان عناصر سه ظرفیتی ایندیم (In)، گالیم (Ga) و بور (B) را نام برد.

حال ببینیم چگونه افزایش اتمهای ناخالصی به ایجاد حاملهای بار اضافی در بلور کمک می‌کند. فرض کنید به بلور سیلیکن، تعدادی از اتمهای آنتیموان را تزریق کنیم. هر اتم پنج ظرفیتی آنتیموان دارای پنج الکترون ظرفیت است و در شبکه بلور سیلیکن چهار الکترون ظرفیت خود را در چهار پیوند کووالان با اتمهای سیلیکن مجاور خود به اشتراک می‌گذارد. الکترون پنجم در هیچ پیوند مشترکی قرار نگرفته و فقط وابستگی بسیار ناچیزی به هسته اتم آنتیموان دارد (شکل ۱-۵). این وابستگی آنقدر ناچیز است که در دمای ۵۰ تا ۱۰۰ درجه کلوین الکترون پنجم انرژی لازم ($۰/۰۵ eV$) برای جدا شدن کامل از اتم مادر را به‌دست آورده و به‌صورت یک الکترون آزاد در اختیار شبکه بلور سیلیکن قرار می‌گیرد. بدین ترتیب افزایش ناخالصی نوع N، چگالی الکترونهای آزاد را در بلور نیمه‌هادی بالا برده و اصطلاحاً آن را به **نیمه‌هادی نوع N** تبدیل می‌کند.

اتمهای ناخالصی سه ظرفیتی در آخرین نوار ظرفیت خود تنها سه الکترون دارند. بنابراین چنانچه این اتمها به سیلیکن یا ژرمانیم تزریق شوند، هر اتم ناخالصی با سه الکترون ظرفیت خود، تنها سه پیوند کووالان از چهار پیوند اتمهای اطراف خود را تکمیل نموده و در پیوند چهارم جای یک الکترون باقی می‌ماند. این جای خالی در واقع یک حفره جدید است که در بلور به وجود آمده است. در شکل ۱-۶ شبکه بلور سیلیکن با یک اتم ایندیم نشان داده شده است.

همان‌طور که ملاحظه می‌شود به ازای هر اتم ناخالصی سه ظرفیتی یک حفره اضافی در اختیار بلور قرار می‌گیرد. اتمهای ناخالصی در دمای معمولی به سرعت یونیزه می‌شوند. این یونیزه شدن به این صورت است که یک الکترون از یک اتم سیلیکن مجاور، پیوند خود را شکسته و این حفره اضافی را پر می‌کند. درنتیجه این عمل یک اتم سیلیکن شامل حفره به وجود می‌آید.

بلور نیمه‌هادی شامل اتمهای ناخالصی سه ظرفیتی را **نیمه‌هادی نوع P** گویند. با توجه به بحث فوق در نیمه‌هادی نوع P، در دمای معمولی، حفره‌ها در پیوندهای مربوط به اتمهای خود نیمه‌هادی ـ و نه در پیوندهای مربوط به اتمهای ناخالصی ـ قرار دارند.



شکل ۱-۵: نمایش ساختمان شبکه بلور سیلیکن با ناخالصی بخشنده آنتیموان

PNUEB



شکل ۱-۶: نمایش ساختمان شبکه بلوری سیلیکن با ناخالصی پذیرنده ایندیم

در اینجا ذکر این نکته لازم است که میزان ناخالصی لازم، برای اینکه در رسانایی یک نیمه‌هادی تغییر قابل توجهی ایجاد شود بسیار ناچیز است. مثلاً اگر به ازای هر 10^8 اتم سیلیکن فقط یک اتم ناخالصی اضافه شود در دمای $30\,^\circ C$ رسانایی ویژه آن حدوداً ۲۴۰۰۰ برابر می‌شود! (دلیل این مطلب را طی مثال ۱-۱ در پایان این بخش خواهیم دید.)

تزریق اتمهای ناخالصی نوع N نه تنها باعث افزایش تعداد الکترونهای آزاد می‌شود، بلکه تعداد حفره‌ها را از میزان مربوط به نیمه‌هادی خالص کاهش می‌دهد. زیرا با افزایش الکترونهای آزاد شانس ترکیب مجدد آنها با حفره‌ها افزایش یافته و تعدادی از حفره‌های موجود در اثر این نوع ترکیبها از بین می‌روند. به همین ترتیب در نیمه‌هادی نوع P تعداد الکترونهای آزاد از تعداد آنها در نیمه‌هادی خالص کمتر است.

چگالی اتمهای ناخالصی بخشنده را با N_D و چگالی اتمهای ناخالصی پذیرنده را با N_A نمایش می‌دهند. با فرض اینکه به ازای هر 10^8 اتم سیلیکن یک اتم ناخالصی تزریق شود، N_D و N_A در حدود $10^{15}\,cm^{-3}$ خواهند بود. این عدد از چگالی خالص یعنی چگالی الکترونهای آزاد و حفره‌ها در یک بلور سیلیکن خالص ($\cong 10^{10}\,cm^{-3}$) خیلی بزرگتر است. از این‌رو می‌توان گفت در یک نیمه‌هادی نوع N، اکثریت حاملهای بار الکتریکی را الکترونهای آزاد تشکیل می‌دهند. به همین دلیل در نیمه‌هادی نوع N، الکترونهای آزاد را **حاملهای اکثریت** و حفره‌ها را **حاملهای اقلیت** گویند. همچنین در یک نیمه‌هادی نوع P، اکثریت حاملهای بار الکتریکی حفره‌ها هستند. در این نوع نیمه‌هادی حفره‌ها حاملهای اکثریت و الکترونهای آزاد حاملهای اقلیت هستند. هدایت الکتریکی در نیمه‌هادی عمدتاً توسط حاملهای اکثریت صورت می‌گیرد. بنابراین در نیمه‌هادی نوع N، الکترونهای آزاد و در نیمه‌هادی نوع P، حفره‌ها عامل عمده هدایت جریان الکتریکی هستند.

در بررسیهای نظری نشان داده می‌شود که چگالی حفره‌ها (p) و چگالی الکترونهای آزاد (n) در

هر نیمه‌هادی اعم از خالص یا ناخالص، صرف‌نظر از تعداد و نوع ناخالصی، در رابطه زیر که به قانون اثر-جرم مشهور است صدق می‌کنند:

$$np = n_i^2 \qquad (۱-۶)$$

در رابطه اخیر n_i چگالی خالص است. چگالی خالص تابع دما بوده و با بالا رفتن آن افزایش می‌یابد. در نیمه‌هادی نوع N، چگالی الکترونهای آزاد (n) تقریباً برابر N_D بوده و چگالی حفره‌ها (p_N) از قانون اثر ـ جرم به دست می‌آید.

$$p_N \cong \frac{n_i^2}{N_D} \qquad (۱-۷)$$

و همین طور در نیمه‌هادی نوع P، چگالی حفره‌ها برابر با N_A بوده و چگالی الکترونهای آزاد (n_P) را می‌توان به صورت زیر به دست آورد:

$$n_P \cong \frac{n_i^2}{N_A} \qquad (۱-۸)$$

با توجه به روابط اخیر، از آنجا که چگالی حاملهای اقلیت به n_i بستگی دارد و n_i تابع دماست، می‌توان چنین نتیجه گرفت که چگالی حاملهای اقلیت نیز تابع دما می‌باشد و با ازدیاد آن به شدت افزایش می‌یابد. حال آنکه در دماهای معمولی چگالی حاملهای اکثریت که تقریباً همان چگالی اتمهای ناخالصی است ثابت بوده و با دما تغییر نمی‌کند. با افزایش n_i در دماهای به اندازه کافی زیاد، چگالی حاملهای اقلیت و اکثریت برابر شده و نیمه‌هادی تغلیظ شده همانند نیمه‌هادی خالص عمل می‌کند. در نیمه‌هادی نوع P با $N_A = 10^{15}\,cm^{-3}$ این دمای حدی برای سیلیکن $226\,^\circ C$ و برای ژرمانیم $84\,^\circ C$ است.

در صورتی که به یک قطعه نیمه‌هادی ناخالصیهای نوع N و P توأماً اضافه شود، نمی‌توان از روابط ۱-۷ و ۱-۸ برای به دست آوردن چگالی حفره‌ها و الکترونهای آزاد استفاده نمود. در این حالت با فرض اینکه چگالی ناخالصیها در سراسر قطعه یکنواخت است می‌توان نوشت

$$p + N_D = n + N_A \qquad (۱-۹)$$

معادله فوق در حقیقت بیان تعادل بین بارهای الکتریکی مثبت و منفی است. زیرا با یونیزه شدن اتمهای ناخالصی پذیرنده و بخشنده در دمای معمولی، به ترتیب N_D بار مثبت و N_A بار منفی در واحد حجم ایجاد می‌شود.

مثال ۱-۱: اگر در دمای $300\,^{\circ}K$ به یک قطعه بلور سیلیکن خالص، اتمهای ناخالصی نوع N با چگالی $N_D = 0{,}5 \times 10^{15}\,cm^{-3}$ اضافه کنیم رسانایی ویژه آن چند برابر می‌شود؟

حل:

در بلور سیلیکن خالص هم حفره‌ها و هم الکترونهای آزاد در هدایت الکتریکی دخالت دارند. بنابراین با توجه به رابطه ۱-۳ می‌توان نوشت

$$\sigma_I = q n_i (\mu_n + \mu_p)$$

اما برای بلور ناخالص چگالی الکترونهای آزاد تقریباً برابر N_D و چگالی حفره‌ها برابر n_i^2/N_D است و در این صورت رسانایی ویژه از رابطه زیر به دست می‌آید:

$$\sigma_N = q\left[N_D \mu_n + (n_i^2/N_D)\mu_p\right]$$

و نسبت رساناییهای ویژه برابر

$$\frac{\sigma_N}{\sigma_I} = \frac{\left[N_D \mu_n + (n_i^2/N_D)\mu_p\right]}{n_i(\mu_n + \mu_p)}$$

خواهد بود. چون برای سیلیکن در دمای مورد نظر $\mu_n = 1300\ cm^2/V.Sec$ و $\mu_p = 500\ cm^2/V.Sec$ است، نسبت فوق به صورت زیر محاسبه می‌شود:

$$\frac{\sigma_N}{\sigma_I} = \frac{0{,}5\times 10^{15}\times 1300 + \left[1{,}5^2\times 10^{20}/(0{,}5\times 10^{15})\right]\times 500}{1{,}5\times 10^{10}(1300+500)} \cong 24074$$

یعنی رسانایی ویژه بلور حدوداً ۲۴۰۰۰ برابر شده است.

■

۱-۴ مؤلفه‌های جریان الکتریکی در نیمه‌هادیها

همان‌طور که می‌دانیم مبنای ایجاد جریان الکتریکی در اجسام جابه‌جایی بارهای الکتریکی است. البته چنانچه این جابه‌جایی به صورت تصادفی و بدون داشتن یک جهت مشخص انجام پذیرد جریان الکتریکی به وجود نمی‌آید. در نیمه‌هادیها هر دو نوع حامل بار الکتریکی یعنی الکترونهای آزاد و حفره‌ها در ایجاد جریان دخالت دارند. جابه‌جایی این حاملها ممکن است تحت تأثیر یک میدان الکتریکی صورت پذیرد، که در این صورت آن را **جریان هدایتی** گویند. پدیده دیگری با نام **انتشار** نیز در جابه‌جایی حاملهای بار الکتریکی در نیمه‌هادیها مؤثر است که جریان ناشی از آن را **جریان** انتشاری (نفوذی) گویند.

جریان هدایتی

در مورد فلزات دیدیم که اِعمال میدان الکتریکی، باعث حرکت الکترونهای آزاد در خلاف جهت میدان و درنتیجه ایجاد جریان الکتریکی می‌شود که چگالی آن از رابطه ۱-۳ به دست می‌آید. در نیمه‌هادیهای نوع N و P نیز حاملهای اکثریت که به ترتیب الکترونهای آزاد و حفره‌ها هستند تحت تأثیر میدان الکتریکی به حرکت درآمده و مؤلفه‌های اصلی جریان هدایتی را تشکیل می‌دهند. در شکل ۱-۷ جهت جریان هدایتی در بلورهای سیلیکن نوع N و P با توجه به میدان الکتریکی نشان داده شده است.

همان طور که ملاحظه می‌شود جریان ناشی از حفره‌ها و الکترونهای آزاد در یک جهت است، ولی حرکت آنها در خلاف جهت یکدیگر صورت می‌گیرد.

رابطه چگالی جریان هدایتی با شدت میدان الکتریکی برای هر یک از حاملها مشابه رابطه ۱-۳ بوده و به ترتیب برای نیمه‌هادیهای نوع N و P به صورت زیر خواهد بود:

$$J_N = (N_D \mu_n + p_N \mu_p) qE = \sigma_N E \qquad (۱۰-۱)$$

$$J_P = (N_A \mu_p + n_P \mu_n) qE = \sigma_P E \qquad (۱۱-۱)$$

در روابط فوق μ_n و μ_p به ترتیب قابلیت تحرک الکترونهای آزاد و حفره‌ها و q بار الکتریکی یک الکترون است. از آنجا که p_N و n_P چگالی حاملهای اقلیت هستند و در مقابل چگالی حاملهای اکثریت می‌توان از آنها صرف نظر کرد، رسانایی نیمه‌هادیهای نوع N و P را می‌توان از روابط تقریبی زیر به دست آورد:

$$\sigma_N \cong N_D \mu_n q \qquad (۱۲-۱)$$

$$\sigma_P \cong N_A \mu_p q \qquad (۱۳-۱)$$



شکل ۱-۷: حرکت حفره‌ها و الکترونهای آزاد تحت تأثیر میدان الکتریکی در نیمه‌هادی نوع N و P

روابط مذکور بیانگر این واقعیت است که در نیمه‌هادیهای ناخالص عملاً حاملهای اکثریت هستند که در ایجاد جریان هدایتی نقش دارند و از جریان مربوط به حاملهای اقلیت می‌توان چشم‌پوشی نمود.

جریان انتشاری

این جریان ناشی از عدم یکنواختی تراکم حاملهای بار الکتریکی در نیمه‌هادی بوده و بدون وجود میدان الکتریکی خارجی می‌تواند برقرار شود. در شکل ۱-۸ یک قطعه نیمه‌هادی نوع P که در آن چگالی حفره‌ها از سمت چپ به راست به صورت نمایی کاهش می‌یابد نشان داده شده است (در هر نقطه چگالی حفره‌ها برابر چگالی اتمهای ناخالصی پذیرنده است). اگر فرض کنیم بلور توسط صفحه فرضی C در محل نشان داده شده قطع شود، در طرفین این صفحه و درست در نزدیکی آن، چگالی حفره‌ها در سمت راست کمتر از سمت چپ می‌باشد. طبیعی است که در اثر حرکت تصادفی حفره‌ها تعدادی از آنها از این صفحه فرضی عبور خواهند کرد. اما از آنجا که تعداد حفره‌ها در سمت چپ این صفحه بیشتر است و با توجه به اینکه حرکت تصادفی حفره‌ها یک پدیده آماری است، واضح است که احتمال عبور حفره‌ها از سمت چپ صفحه به طرف راست آن بیشتر از احتمال گذشتن آنها در خلاف این جهت است. به عبارت دیگر در هر مقطع از بلور، جریانی از حفره‌ها به سمت راست برقرار خواهد بود. این جریان که ناشی از انتشار حاملها از ناحیه با تراکم بیشتر به ناحیه با تراکم کمتر است را جریان‌انتشاری گویند. بر طبق قانون انتشار، چگالی جریان انتشاری با گرادیان بارهای الکتریکی متناسب است. ضریب این تناسب، ثابت انتشار نامیده می‌شود.

$$J_p = -qD_p \frac{dp}{dx} \qquad (۱۴-۱)$$



شکل ۱-۸: یک قطعه نیمه‌هادی نوع P، دارای چگالی غیریکنواخت حفره‌ها همراه با منحنی تغییرات چگالی حفره‌ها در طول آن

در معادله فوق D_p ثابت انتشار مربوط به حفره و J_p چگالی جریان حفره است. توجه کنید که علامت منفی در رابطه ۱-۱۴ به خاطر آن است که گرادیان چگالی حفره‌ها منفی بوده، در حالی که جریان انتشاری در جهت مثبت محور xهاست. در مورد جریان انتشاری ناشی از الکترونهای آزاد نیز رابطه مشابهی با معادله ۱-۱۴ برقرار است، با این تفاوت که چون جهت جریان خلاف جهت انتشار الکترونهای آزاد است نیازی به علامت منفی نیست.

اکنون این سؤال مطرح می‌شود که با وجود اینکه از خارج به این قطعه نیمه‌هادی حفره یا الکترون آزادی وارد نمی‌شود، چگونه می‌توان وجود چگالی جریان فوق را تفسیر نمود؟ برای پاسخ به این سؤال باید به خاطر بیاوریم که هر اتم ناخالصی پذیرنده پس از یونیزه شدن به صورت یک یون منفی ساکن درمی‌آید. در حقیقت به ازای هر حفره یک یون منفی وجود دارد و می‌توان چنین استدلال کرد که در نزدیکی صفحه و در سمت چپ آن چگالی این بار منفی ساکن نسبت به سمت راست آن بیشتر است. این توزیع بارهای ساکن باعث ایجاد یک میدان الکتریکی با جهت از راست به چپ می‌شود.

این میدان الکتریکی داخلی به نوبه خود یک جریان هدایتی به وجود می‌آورد که اندازه آن درست برابر جریان انتشاری، ولی در خلاف جهت آن است. از مساوی قرار دادن اندازه این دو جریان می‌توان شدت میدان الکتریکی داخلی را در هر نقطه x محاسبه نمود.

$$q\mu_p p(x) E(x) = qD_p \frac{dp(x)}{dx} \qquad (۱۵-۱)$$

یا

$$E(x) = \frac{D_p}{\mu_p} \frac{1}{p(x)} \frac{dp(x)}{dx} \qquad (۱۶-۱)$$

اما بین D و μ یعنی ثابت انتشار و قابلیت تحرک حفره یا الکترون آزاد رابطه زیر، موسوم به **معادله اینشتین** برقرار است:

$$\frac{D_p}{\mu_p} = \frac{D_n}{\mu_n} = V_T = KT/q \qquad (۱۷-۱)$$

در این معادله K ثابت بولتزمن برابر با $۱/۳۸ \times ۱۰^{-۲۳} J/^\circ K$ و T دمای کلوین می‌باشد. بنابراین معادله ۱-۱۶ را می‌توان به شکل زیر نوشت:

$$E(x) = \frac{V_T}{p(x)} \frac{dp(x)}{dx} \qquad (۱۸-۱)$$

معادله مذکور شدت میدان الکتریکی داخلی ناشی از گرادیان چگالی ناخالصیهای پذیرنده در هر نقطه از قطعه نیمه‌هادی شکل ۱-۸ را بیان می‌کند. مقدار V_T در دمای $300\ ^\circ K$ تقریباً برابر $26\ mV$ است. در جدول ۱-۱ مقادیر بعضی پارامترهای مهم نیمه‌هادیهای سیلیکن و ژرمانیم در دمای $300\ ^\circ K$ ارائه شده است.

جدول ۱-۱: مقادیر بعضی پارامترهای مهم نیمه‌هادیهای سیلیکن و ژرمانیم

پارامتر	سیلیکن	ژرمانیم
عدد اتمی	۱۴	۳۲
وزن اتمی (g)	۲۸٫۱	۷۲٫۶
جرم حجمی (g/cm^3)	۲٫۳۳	۵٫۳۲
ضریب دی‌الکتریک نسبی ε_r	۱۲	۱۶
عرض نوار انرژی $(eV)\ E_G$	۱٫۱	۰٫۷۲
مقاومت ویژه $(\Omega-cm)\ \sigma^{-1}$	۲۳۰۰۰۰	۴۵
قابلیت تحرک الکترون آزاد $(cm^2/V\text{-}sec)\ \mu_n$	۱۳۰۰	۳۸۰۰
قابلیت تحرک حفره $(cm^2/V\text{-}sec)\ \mu_p$	۵۰۰	۱۸۰۰
ثابت انتشار الکترون آزاد $(cm^2/sec)\ D_n$	۳۴	۹۹
ثابت انتشار حفره $(cm^2/sec)\ D_p$	۱۳	۴۷

مثال ۱-۲: توزیع چگالی الکترونهای آزاد در یک نمونه نیمه‌هادی در شکل ۱-۹ نمایش داده شده است.

الف) تغییرات میدان‌الکتریکی داخلی به‌وجود آمده چگونه خواهدبود؟ عبارت آن را به‌دست آورید.

ب) در صورتی که بخواهیم مقدار اختلاف پتانسیل داخلی بین دو نقطه a و b در دمای معمولی برابر $180\ mV$ گردد، نسبت $n(0)$ به n_0 چه مقدار باید باشد؟

حل:

الف) در این نیمه‌هادی جهت میدان الکتریکی داخلی ایجاد شده باید در جهت مثبت محور xها باشد و چون $\frac{dn}{dx}$ منفی است، با توجه به معادله ۱-۱۸ معادله میدان الکتریکی به صورت زیر خواهد بود:

$$E(x) = -\frac{V_T}{n(x)}\frac{dn}{dx}$$

اما در فاصله $a \le x \le b$ داریم



شکل ۱-۹: توزیع چگالی الکترونهای آزاد در یک نمونه نیمه‌هادی در مثال ۱-۲

$$n(x) = -Ax + B$$

که در آن

$$A = \frac{n(0) - n_0}{b - a} = \left[n(0) - n_0\right]/W$$

و

$$B = \frac{an_0 + bn(0)}{b - a} = \left[an_0 + bn(0)\right]/W$$

بنابراین در فاصله فوق

$$E(x) = \frac{-V_T}{-Ax + B}(-A) = \frac{V_T}{-x + (B/A)}$$

و در خارج فاصله مذکور $n(x)$ مقدار ثابت بوده و $E(x)$ برابر صفر خواهد بود.

ب) برای به دست آوردن اختلاف پتانسیل از رابطه $E(x) = -\frac{dV}{dx}$ استفاده می‌کنیم.

$$dV = -E(x)\,dx = V_T\frac{dn(x)}{n(x)}$$

$$V_{ab} = \int_b^a dV = V_T\int_b^a \frac{dn(x)}{n(x)} = V_T Ln\frac{n(a)}{n(b)} = V_T Ln\frac{n(0)}{n_0}$$

بنابراین

$$180 = 26\,Ln\frac{n(0)}{n_0} \quad \Rightarrow \quad \frac{n(0)}{n_0} \cong 1015$$

■

FNUEB

۱-۵ پیوند $P-N$

یک پیوند $P-N$ از کنار هم قرارگرفتن نیمه‌هادیهای نوع P و N به وجود می‌آید. البته چنین پیوندی را نمی‌توان از به هم چسباندن دو قطعه بلور به دست آورد، بلکه در ناحیه پیوند، ساختمان بلور باید پیوستگی خود را حفظ کرده باشد. برای آشنایی با نحوه شکل گرفتن یک پیوند $P-N$ به بحث کوتاهی در این زمینه می‌پردازیم.

روش ساخت پیوند $P-N$

ساخت قطعه‌های نیمه‌هادی با به کارگیری مجموعه‌ای از هنر و فن‌آوری در حال گسترش است. برای دستیابی به نتایج رضایتبخش، تمامی قطعه باید از یک ساختمان بلوری همگون برخوردار باشد. رشد بلور سیلیکن می‌تواند بدین شکل صورت گیرد که یک قطعه کوچک بلور را با سطح مقداری سیلیکن مذاب در تماس قرار داده و آن را بیرون بکشیم (شکل ۱-۱۰-الف). بدین ترتیب قطعه بلور اولیه به صورت یک نقطه شروع (هسته) برای رشد بلور جدید عمل نموده و یک استوانه سیلیکن حاصل می‌شود. چنانچه بلور مذاب شامل مقداری ناخالصی بخشنده باشد، در این صورت بلور حاصل از نوع N خواهد بود. در صورتی که در مرحله‌ای از فرایند رشد، مقداری از عناصر پذیرنده به بلور مذاب افزوده شود، از آن پس بلور نوع P شکل می‌گیرد. مرز متالورژیکی بین دو قسمت P و N را یک **پیوند رشد یافته** می‌نامند.

چنانچه یک قرص کوچک از عنصر سه ظرفیتی مانند ایندیم را بر روی یک لایه سیلیکن نوع N (برش داده شده از یک قطعه سیلیکن) قرار داده و تا دمای مناسبی حرارت دهیم، بخش کوچکی از



الف) پیوند رشد یافته ب) پیوند آلیاژی ج) پیوند فن‌آوری صفحه‌ای

شکل ۱-۱۰: روشهای ساخت پیوند $P-N$

مخلوط مذاب تشکیل خواهد شد. پس از سرد شدن، آلیاژ جامد گردیده و به بلور نوع P با همان خواص بلوری لایه پایه تبدیل می‌شود (شکل ۱-۱۰-ب). نتیجه کار شکل گرفتن یک **پیوند آلیاژی** است. با کنترل دقیق تشکیل آلیاژ، می‌توان به پیوندهایی دست یافت که در آنها گذر از نوع N به P تنها در چند لایه اتمی صورت پذیرد.

دستیابی به‌ابعاد دقیقتر و کیفیت‌بالاتر از طریق **فن‌آوری صفحه‌ای** میسر است (شکل ۱-۱۰-ج). در این روش ابتدا با حرارت دادن در مجاورت اکسیژن یک لایه نازک از اکسید سیلیکن بر روی قطعه بلور نوع N ایجاد می‌شود. سپس لایه اکسید در محلهای مورد نظر با خورش شیمیایی برداشته می‌شود. قسمتهایی از لایه اکسید که نباید برداشته شود توسط یک نقاب مخصوص در مقابل خورش شیمیایی حفاظت می‌شود. حال اگر بلور را حرارت داده (در کوره‌های مخصوص) و مثلاً در معرض گاز بور (B) قرار دهند، اتمهای عنصر پذیرنده (بور) از سطوحی که فاقد لایه اکسید می‌باشند به درون بلور نفوذ کرده و یک پیوند $P-N$ را به وجود می‌آورد (سطوح خورش نشده اکسید غیرقابل نفوذ می‌باشند). در یک روش دیگر نواحی شامل ناخالصی را با نشاندن بخار ماده تغلیظ شده بر روی بلور پایه به وجود می‌آورند. اتمهای تشکیل شده توسط این رشد رونشستی با وجود داشتن خواص الکتریکی متفاوت همان جهتهای بلور پایه را دنبال می‌کنند.

رفتار یک پیوند $P-N$

در یک پیوند $P-N$، با توجه به اینکه در ناحیه N چگالی الکترونهای آزاد به مراتب بیشتر از ناحیه P می‌باشد و همین طور در ناحیه P چگالی حفره‌ها نسبت به ناحیه N بسیار بیشتر است، در ناحیه مرزی گرادیان چگالی حاملها بسیار بزرگ است. این اختلاف چگالی همان‌طور که در بخش جریان انتشاری توضیح دادیم باعث انتشار حفره‌ها از ناحیه P به طرف ناحیه N و نیز انتشار الکترونهای آزاد از ناحیه N به طرف ناحیه P می‌شود.

در شکل ۱-۱۱ ناحیه N توسط اتمهای بخشنده و الکترونهای آزاد و ناحیه P توسط اتمهای پذیرنده و حفره‌ها نمایش داده شده است. علت اینکه اتمهای بخشنده را با بارهای ساکن مثبت نشان داده‌ایم این است که هر اتم بخشنده با از دست دادن الکترون پنجم خود به صورت یک یون مثبت درمی‌آید. به همین ترتیب اتمهای پذیرنده در دمای معمولی یونیزه شده و به صورت یک یون منفی ساکن درمی‌آیند.

جریان نفوذی الکترونهای آزاد از ناحیه N به ناحیه P باعث خنثی شدن حفره‌های این ناحیه در نزدیکی پیوند می‌شود. از طرف دیگر حفره‌ها از ناحیه P به ناحیه N نفوذ کرده و با الکترونهای آزاد ناحیه N در حوالی پیوند ترکیب می‌شوند. بدین ترتیب ناحیه‌ای به عرض W در اطراف پیوند از

PNUEB



شکل ۱-۱۱: نحوه تشکیل ناحیه تهی به عرض W در اطراف پیوند $P-N$

حاملهای بار الکتریکی آزاد تخلیه می‌شود. این ناحیه را **ناحیه تهی** یا **ناحیه انتقال** گویند. در بخش از ناحیه تهی که در طرف N قرار دارد یونهای مثبت ساکن و در طرف P یونهای منفی ساکن قر گرفته‌اند. به همین دلیل ناحیه تهی را **ناحیه بار فضایی** (SCR)[1] نیز می‌گویند. جهت مید الکتریکی ایجاد شده در ناحیه تهی به گونه‌ای است که از انتشار بیشتر حاملهای بار آزاد جلوگیری عمل آورده و بنابراین باعث محدود ماندن عرض ناحیه تهی می‌شود. وجود بارهای ساکن در طرفی پیوند، یک اختلاف پتانسیل الکتریکی داخلی نیز بین دو ناحیه N و P به وجود می‌آورد. برا محاسبه این اختلاف پتانسیل $(V_\circ)$ باید از رابطه ۱-۱۸ و نیز رابطه اختلاف پتانسیل و شدت مید الکتریکی $(E = -dV/dx)$ استفاده نمود. رابطه‌ای که برای اختلاف پتانسیل در ناحیه تهی به دس می‌آید به صورت زیر است:

$$dV = -V_T \frac{dp(x)}{p(x)} \qquad (۱-۱۹)$$

اگر از رابطه فوق در فاصله $-x_P$ تا x_N انتگرال بگیریم و در نظر داشته باشیم که چگالی حفره‌ها ناحیه P برابر چگالی اتمهای ناخالصی پذیرنده (N_A) و چگالی حفره‌ها در ناحیه N برابر $p_N \cong n_i^2/N_D$ است، برای اختلاف پتانسیل مدار باز $V_\circ$ معادله زیر حاصل می‌شود:

$$V_\circ = V_T Ln \frac{N_A N_D}{n_i^2} \qquad (۱-۲۰)$$

اختلاف پتانسیل مدار باز را **اختلاف پتانسیل تماس** نیز می‌گویند.

در رابطه ۱-۲۰، N_A و N_D به ترتیب چگالی ناخالصیهای پذیرنده و بخشنده و n_i چگالی خالص است. به عنوان مثال اگر برای یک پیوند $P-N$ از جنس سیلیکن $N_A \cong 10^{15}\, cm^{-3}$

Space Charge Region

$N_D \cong 10^{15} cm^{-3}$ و $n_i \cong 10^{10}\, cm^{-3}$ در نظر گرفته شوند، در دمای معمولی خواهیم داشت

$$V_\circ = 26\, Ln \frac{10^{30}}{10^{20}} = 260\, Ln\, 10 \cong 600\, mV$$

بنابراین اختلاف پتانسیل تماس در چنین پیوندی حدود ۰٫۶ ولت خواهد بود. تأکید مجدد بر این نکته ضروری است که این اختلاف پتانسیل بدون وصل کردن طرفین پیوند به یک مدار خارجی وجود دارد و یک اختلاف پتانسیل داخلی است که با ولتمتر قابل اندازه‌گیری نیست.

۱-۶ شدت میدان و پتانسیل الکتریکی در ناحیه تهی

پیوند $P-N$ شکل ۱-۱۱ را در نظر بگیرید. در سمت چپ پیوند در ناحیه تهی $(-x_P < x < \circ)$ چگالی یونهای منفی ساکن برابر چگالی ناخالصیهای پذیرنده (N_A) و در سمت راست پیوند در ناحیه تهی $(\circ < x < x_N)$ چگالی یونهای مثبت ساکن برابر چگالی ناخالصیهای بخشنده (N_D) است. تغییرات چگالی بار الکتریکی در ناحیه بار فضایی در شکل ۱-۱۲ نمایش داده شده است. در این شکل q اندازه بار الکتریکی هر یون ثابت می‌باشد، که حاصل ضرب آن در چگالی یونها، چگالی بار الکتریکی خواهد بود. همان‌طور که ملاحظه می‌شود این تغییرات نمایانگر دوقطبی الکتریکی است که یک میدان الکتریکی در خلاف جهت مثبت محور xها ایجاد می‌نماید. شدت میدان الکتریکی حاصل با انتگرالگیری از معادله پواسون[1] به دست می‌آید.

$$\mathcal{E}_{(-1)} \; ; \quad \frac{d^2V}{dx^2} = -\frac{\rho}{\varepsilon} \qquad (۱-۲۱)$$

در معادله مذکور ε ضریب دی الکتریک مربوط به ناحیه تهی است. این ضریب برحسب ε_r ضریب دی الکتریک نسبی و $\varepsilon_\circ$ ضریب دی الکتریک خلاء $(\varepsilon_\circ = 8.854 \times 10^{-12} F/m)$ بیان می‌گردد $(\varepsilon = \varepsilon_\circ \varepsilon_r)$.



شکل ۱-۱۲: تغییرات چگالی بار الکتریکی در ناحیه تهی پیوند $P-N$ شکل ۱-۱۱

1. Poisson's Equation

$$E(x) = -\frac{dV}{dx} = \int \frac{\rho}{\varepsilon}\, dx \qquad (۱-۲۲)$$

در شکل ۱-۱۳ تغییرات شدت میدان الکتریکی با انتگرالگیری از تغییرات چگ
الکتریکی رسم شده است. همان‌طور که مشاهده می‌شود شدت میدان الکتریکی در مح
حداکثر و در ناحیه تهی کلاً منفی است. مقدار E_0 را می‌توان از انتگرال موجود در رابطه
فاصله $-x_P$ تا صفر یا x_N تا صفر محاسبه نمود.

$$E_0 = \int_{-x_P}^{0} \left(\frac{-qN_A}{\varepsilon}\right) dx = -\frac{qN_A x_P}{\varepsilon} \qquad (۱-۲۳)$$

$$E_0 = \int_{x_N}^{0} \left(\frac{qN_D}{\varepsilon}\right) dx = -\frac{qN_D x_N}{\varepsilon} \qquad (۱-۲۴)$$

از روابط ۱-۲۳ و ۱-۲۴ می‌توان نتیجه گرفت

$$N_A x_P = N_D x_N \qquad (۱-۲۵)$$

از رابطه فوق چنین بر می‌آید که اگر $N_A > N_D$ باشد، الزاماً $x_N > x_P$ خواهد بود. به ع
می‌توان گفت که پیشرفت ناحیه تهی در طرفی که چگالی آن کمتر است بیشتر می‌باشد.

تغییرات پتانسیل الکتریکی در طول ناحیه تهی را می‌توان با انتگرالگیری از تغییر
میدان الکتریکی به دست آورد.

$$V = -\int E\, dx \qquad (۱-۲۶)$$

در شکل ۱-۱۴ منحنی تغییرات پتانسیل الکتریکی در ناحیه تهی نشان داده شده اس
پتانسیل V_j بین دو طرف پیوند، همان اختلاف پتانسیل تماس معرفی‌شده در رابطه ۱-
اختلاف پتانسیل در حقیقت مانع نفوذ بیشتر حفره‌ها و الکترونهای آزاد در طول ناحیه
همانند سدی در مقابل آنها قرارگرفته است.



شکل ۱-۱۳: نمایش تغییرات شدت میدان الکتریکی در ناحیه تهی پیوند $P-N$ شک



شکل ۱-۱۴: نمایش تغییرات پتانسیل الکتریکی پیوند $P-N$ شکل ۱-۱۱

با استفاده از انتگرال ۱-۲۶ و با توجه به معادله ۱-۲۵ می‌توان عبارتهای زیر را برای x_P و x_N به دست آورد. (اثبات این روابط در مسأله ۱۴ به عهده دانشجو واگذار شده است.)

$$x_P = \left[\frac{2\varepsilon V_0}{qN_A(1+N_A/N_D)}\right]^{1/2} \qquad (۱-۲۷)$$

$$x_N = \left[\frac{2\varepsilon V_0}{qN_D(1+N_D/N_A)}\right]^{1/2} \qquad (۱-۲۸)$$

در عبارتهای مذکور V_0 همان اختلاف پتانسیل تماس است که از رابطه ۱-۲۰ محاسبه می‌شود. با جمع طرفین روابط فوق و ساده کردن آنها به دست می‌آوریم

$$W = x_P + x_N = \left[\frac{2\varepsilon}{q} V_0 \left(\frac{1}{N_A} + \frac{1}{N_D}\right)\right]^{1/2} \qquad (۱-۲۹)$$

که در آن W عرض ناحیه تهی در یک پیوند $P-N$ مدار باز است.

مثال ۱-۳: در یک پیوند $P-N$ مدار باز از جنس سیلیکن، چگالی ناخالصی طرفهای N و P به ترتیب $N_D = 10^{16}\, cm^{-3}$ و $N_A = 10^{15}\, cm^{-3}$ می‌باشند.

الف) میزان پیشرفتگی ناحیه تهی در نواحی N و P و عرض کلی آن چقدر است؟

ب) حداکثر شدت میدان الکتریکی در ناحیه تهی را محاسبه کنید.

ج) اگر چگالی ناخالصیها را K برابر کنیم، عرض ناحیه تهی چه تغییری خواهد کرد؟

حل:

الف) در دمای $300\,^{\circ}K$ از معادله ۱-۲۰ داریم

$$V_0 = 26\, Ln \frac{10^{15} \times 10^{16}}{2{,}25 \times 10^{20}} = 638\, mV$$

و از رابطه ۱-۲۸ داریم

$$x_N = \left[\frac{2\times 12\times 8/854\times 10^{-14}\times 0/638}{1/6\times 10^{-19}\times 10^{16}(1+10)}\right]^{1/2} \cong 8/7\times 10^{-6}\,cm = 0/087\,\mu m$$

با توجه به رابطه ۱-۲۵

$$x_P = \frac{N_D}{N_A}x_N = 8/7\times 10^{-5}\,cm = 0/87\,\mu m$$

$$W = x_P + x_N \cong 0/957\,\mu m$$

ب) از معادله ۱-۲۳ داریم

$$E_{max} = E_0 = -\frac{qN_A x_P}{\varepsilon} = -\frac{1/6\times 10^{-19}\times 10^{15}\times 8/7\times 10^{-5}}{1/06\times 10^{-12}} \cong -1/31\times 10^4\,V/cm$$

این حداکثر در نقطه $x = 0$ اتفاق می‌افتد.

ج) اگر اختلاف پتانسیل تماس و عرض ناحیه تهی را در این حالت به ترتیب با V_0' و W' نمایش دهیم، خواهیم داشت

$$V_0' = V_0 + 2V_T \,Ln\,K$$

$$W' = \left[\frac{2\varepsilon}{qK}V_0\left(\frac{1}{N_A}+\frac{1}{N_D}\right) + \frac{4\varepsilon}{q}V_T\frac{Ln\,K}{K}\left(\frac{1}{N_A}+\frac{1}{N_D}\right)\right]^{1/2}$$

جمله دوم در عبارت اخیر با توجه به مقدار کوچک V_T نسبت به V_0 قابل صرف‌نظر بوده و لذا $W' \cong \frac{W}{\sqrt{K}}$ است. بنابراین با افزایش میزان ناخالصیها عرض ناحیه تهی کاهش می‌یابد.

■

۱-۷ اتصال پیوند $P-N$ به ولتاژ خارجی

در این بخش نحوه عملکرد یک پیوند $P-N$ با وجود ولتاژ خارجی که به دو سر آن اِعمال می‌شود مورد مطالعه قرار می‌گیرد. در حقیقت می‌خواهیم وضعیت جریان الکتریکی را در این شرایط بررسی نماییم.

اتصال یک منبع ولتاژ به دو سر یک پیوند را **بایاس کردن**[1] آن پیوند می‌نامند. چنانچه قطب مثبت یک منبع ولتاژ را به نیمه‌هادی P و قطب منفی آن را به نیمه‌هادی N وصل کنیم، بایاس را

1. *Biasing*

مستقیم و در صورتی که قطب مثبت را به نیمه‌هادی N و قطب منفی را به نیمه‌هادی P متصل کنیم، بایاس را **معکوس** گویند. در بایاس مستقیم، پیوند $P-N$ از خود مقاومت بسیار کمی نشان داده و جریان را به خوبی هدایت می‌کند. حال آنکه در بایاس معکوس مقاومت پیوند بسیار بزرگ بوده و عملاً جریان بسیار کوچکی از آن عبور خواهد کرد. این خاصیت اساسی‌ترین مشخصه پیوند $P-N$ است و به آن **یکسوسازی جریان** گویند.

بایاس مستقیم

در شکل ۱-۱۵ قطب مثبت منبع ولتاژ متغیر V_d را به طرف P و قطب منفی را به طرف N یک پیوند $P-N$ وصل نموده‌ایم. با افزایش ولتاژ متغیر منبع از مقدار صفر، افت ولتاژ V_d عمدتاً بر روی ناحیه تهی ظاهر می‌شود. زیرا به علت وجود حاملهای بار آزاد قسمتهای دیگر دو ناحیه از خود مقاومت کمی نشان داده و افت ولتاژ روی آنها ناچیز است.

با توجه به جهت ولتاژ داخلی V_0 پیوند، می‌توان دید که ولتاژ منبع با ولتاژ داخلی مخالفت نموده و در این حالت ولتاژ دو سر پیوند برابر

$$V_j = V_0 - V_d \qquad (۳۰-۱)$$

خواهد بود. در حقیقت ولتاژ خارجی باعث تضعیف شدت میدان الکتریکی در ناحیه تهی و در نتیجه کاهش سد پتانسیل در این ناحیه می‌شود و راه را برای نفوذ حفره‌ها از نیمه‌هادی P به N و نیز نفوذ الکترونهای آزاد از نیمه‌هادی N به P هموار می‌سازد. به تعبیر دیگر قطب منفی منبع ولتاژ،



شکل ۱-۱۵: پیوند $P-N$ در بایاس مستقیم

الکترونهای آزاد را از خود دور نموده و به طرف محل پیوند می‌فرستد. همین طور حفره‌های ناحیه P تحت تأثیر دافعه پتانسیل قطب مثبت منبع به سمت ناحیه پیوند انتشار می‌یابند.با نزدیک شدن ولتاژ V_d به پتانسیل تماس $V_\circ$ نفوذ حفره‌ها از طرف P به N و انتشار الکترونهای آزاد در جهت مخالف شروع می‌شود. با افزایش ولتاژ، انتشار حاملها شدت بیشتری گرفته و جریان افزایش می‌یابد. با توجه به اینکه جهت انتشار الکترونهای آزاد در خلاف جهت انتشار حفره‌ها است، جریان الکتریکی ناشی از آنها، هم جهت بوده و جریان کل مدار برابر مجموع جریان انتشاری حفره‌ها و الکترونهای آزاد خواهد بود. ازدیاد ولتاژ خارجی V_d از مقدار $V_\circ$ باعث افزایش نمایی جریان و در نتیجه افزایش سریع افت ولتاژ روی نواحی خنثی می‌شود. افزایش این افت ولتاژ به نوبه خود موجب می‌شود که ولتاژ V_j همواره مقداری مثبت باقی بماند. این بدان معنی است که حتی در بایاس مستقیم، ارتفاع سد پتانسیل کاملاً به صفر نمی‌رسد.

به بیان دیگر، در این حالت عرض ناحیه تهی هر چند که بسیار کوچک است، اما صفر نمی‌شود. همان‌طور که ملاحظه کردیم، در بایاس مستقیم جریان پیوند $P-N$ را عمدتاً انتشار حاملهای اکثریت تشکیل می‌دهند. ناگفته نماند که حفره‌های طرف P پس از تزریق به ناحیه N، در این ناحیه حامل اکثریت نیستند. به همین دلیل این حفره‌های تزریقی را در ناحیه N **حاملهای اقلیت اضافی** می‌نامند. همچنین به الکترونهای آزاد تزریق شده از طرف N به ناحیه P حاملهای اقلیت اضافی این ناحیه گفته می‌شود.

بایاس معکوس

در شکل ۱-۱۵ چنانچه جای قطبهای منبع ولتاژ (که در این حالت آن را V_r می‌نامیم) را عوض کنیم، یعنی طرف N را به قطب مثبت و طرف P را به قطب منفی وصل نماییم؛ قطب مثبت منبع، الکترونهای آزاد نیمه‌هادی N را به طرف خود جذب نموده و آنها را از محل پیوند دور می‌کند. همچنین قطب منفی منبع باعث جذب حفره‌های ناحیه P از محل پیوند می‌شود. بدین ترتیب عرض ناحیه تهی افزایش می‌یابد. در این حالت جهت ولتاژ منبع طوری است که باعث تقویت شدت میدان الکتریکی در ناحیه تهی و در نتیجه افزایش ارتفاع سد پتانسیل (شکل ۱-۱۴) پیوند شده ($V_j = V_\circ + V_r$) و از نفوذ حاملهای اکثریت نیمه‌هادی P یعنی حفره‌ها به سمت راست و همچنین انتشار حاملهای اکثریت نیمه‌هادی N یعنی الکترونهای آزاد به سمت چپ پیوند جلوگیری می‌نماید. بنابراین در این حالت جریان حاملهای اکثریت صفر بوده و فقط حاملهای اقلیت (حفره‌ها در N و الکترونهای آزاد در P) می‌توانند به سادگی از محل پیوند عبور نمایند.

با افزایش ولتاژ معکوس V_r جریان حاملهای اقلیت از مقدار صفر شروع به افزایش نموده و سریعاً به حداکثر مقدار خود می‌رسد. حداکثر این جریان معکوس را **جریان اشباع معکوس** پیوند گویند. جریان اشباع معکوس بسیار کوچک بوده و با افزایش ولتاژ معکوس (قبل از شکست) تغییری نمی‌کند، زیرا تعداد حاملهای اقلیت که به وجود آورنده این جریان هستند محدود می‌باشند. از طرف دیگر چون چگالی حاملهای اقلیت تحت تأثیر عواملی از قبیل دما، تابش نور و . . . تغییر می‌کند، عوامل مذکور باعث تغییر جریان اشباع معکوس پیوند می‌شوند. مثلاً ازدیاد دما، جریان اشباع معکوس را افزایش می‌دهد.

مثال ۱-۴: فرضهای الف و ب مثال ۱-۳ را برای حالتی که پیوند $P-N$ به یک ولتاژ خارجی ۱۰ ولتی به صورت بایاس معکوس وصل شود حل کنید.

حل:

الف) در این حالت باید در روابط ۱-۲۷ تا ۱-۲۹ به جای ولتاژ $V_\circ$، ولتاژ پیوند V_j را که در این حالت برابر مجموع $V_\circ$ و ولتاژ معکوس خارجی است، جایگزین نمود.

$$V_j = V_\circ + V_r = ۱۰/۶۳۸\ V$$

$$x_N = \left[\frac{۲\times ۱/۰۶\times ۱۰^{-۱۲}\times ۱۰/۶۳۸}{۱/۶\times ۱۰^{-۱۹}\times ۱۰^{۱۶}\times ۱۱}\right]^{۱/۲} \cong ۰/۳۶\times ۱۰^{-۴}\ cm = ۰/۳۶\ \mu m$$

$$x_P = \frac{N_D}{N_A}x_N = ۳/۶\times ۱۰^{-۴}\ cm = ۳/۶\ \mu m$$

$$W = x_P + x_N = ۳/۹۶\ \mu m$$

ب)

$$E_{max} = E_\circ = -\frac{qN_A x_P}{\varepsilon} = -\frac{۱/۶\times ۱۰^{-۱۹}\times ۱۰^{۱۵}\times ۳/۶\times ۱۰^{-۴}}{۱/۰۶\times ۱۰^{-۱۲}} \cong -۵/۴۳\times ۱۰^{۴}\ V/cm$$

از مقایسه پاسخهای فوق با آنچه در مثال ۱-۳ به دست آوردیم، چنین نتیجه می‌گیریم که اِعمال ولتاژ معکوس به دو سر پیوند، عرض ناحیه تهی و نیز شدت میدان الکتریکی در این ناحیه را افزایش می‌دهد.

■

۱–۸ خلاصه

- عرض نوار انرژی ملاک اصلی تمایز بین جامدات از نظر قابلیت هدایت الکتریکی است.
- عامل هدایت الکتریکی در فلزات الکترونهای آزاد هستند.
- در نیمه‌هادیها، هم حاملهای بار منفی (الکترونهای آزاد) و هم حاملهای بار مثبت (حفره‌ها) در ایجاد جریان الکتریکی دخالت دارند.
- در بلور نوع P حفره‌ها را حاملهای بار اکثریت و الکترونهای آزاد را حاملهای بار اقلیت می‌نامند و در بلور نوع N برعکس.
- در فلزات، تنها مؤلفه جریان هدایتی وجود دارد که چگالی آن از رابطه زیر به دست می‌آید:

$$J = \rho v = (nq\mu_e)E$$

- جریان در نیمه‌هادیها دارای دو مؤلفه است، یکی جریان هدایتی و دیگری جریان انتشاری.

$$J_N = (N_D q\mu_n)E + qD_n\frac{dn}{dx} \quad \text{(بلور نوع } N\text{)}$$

$$J_P = (N_A q\mu_p)E - qD_p\frac{dp}{dx} \quad \text{(بلور نوع } P\text{)}$$

- دریک پیوند $P-N$ مدار باز، انتشار حاملهای اکثریت باعث ایجاد یک ناحیه تهی در محل پیوند می‌شود. در این ناحیه یک سد پتانسیل الکتریکی به وجود می‌آید که از انتشار بیشتر حاملها جلوگیری می‌کند.
- در یک پیوند $P-N$ پیشرفتگی ناحیه تهی در طرفی که دارای چگالی ناخالصی کمتری است بیشتر می‌باشد ($N_A x_P = N_D x_N$).
- با اِعمال ولتاژ مستقیم به پیوند $P-N$، عرض ناحیه‌تهی و ارتفاع سد پتانسیل کاهش می‌یابد.
- با اِعمال ولتاژ معکوس به پیوند $P-N$، عرض ناحیه‌تهی و ارتفاع سد پتانسیل افزایش‌می‌یابد.

۱–۹ مسائل

۱. مقاومت یک سیم مسی به قطر $1/03\ mm$ برابر $2/14 \times 10^{-4}\ \Omega/cm$ است. در صورتی که بدانیم چگالی الکترونهای آزاد در مس $8/4 \times 10^{28}\ m^{-3}$ است و با فرض اینکه چگالی جریان برابر $2 \times 10^{6}\ A/m^2$ باشد، مطلوبست محاسبه:
الف) مقدار جریان
ب) رسانایی ویژه سیم

ج) سرعت حرکت الکترونهای آزاد
د) قابلیت تحرک الکترونهای آزاد

۲. ثابت کنید که تعداد الکترونهای آزاد در یک متر مکعب یک فلز برابر است با

$$n = \frac{dv}{AM} = \frac{A_0 \times 10^{3} dv}{A}$$

که در آن d جرم حجمی (Kg/m^3)، v ظرفیت (تعداد الکترونهای آزاد در هر اتم)، A وزن اتمی (g)، M وزن یک اتم با وزن اتمی واحد (Kg) و A_0 عدد آووگادرو است.

۳. مقاومت یک میله از جنس سیلیکن به طول $5\ cm$ و سطح مقطع $8\ mm^2$ را به دست آورید.

۴. به یک قطعه نیمه‌هادی، هم ناخالصی نوع N و هم ناخالصی نوع P تزریق شده است. اگر چگالی ناخالصیها به ترتیب برابر $N_D = 2 \times 10^{12}\ cm^{-3}$ و $N_A = 5 \times 10^{11}\ cm^{-3}$ باشند، چگالی حفره‌ها (p) و چگالی الکترونهای آزاد (n) را محاسبه نمایید. برای نیمه‌هادی مورد نظر چگالی خالص $n_i = 3 \times 10^{11}\ cm^{-3}$ می‌باشد.

۵. چگالی حفره‌ها و الکترونهای آزاد را در دمای $300\ ^\circ K$ برای بلورهای زیر محاسبه کنید:
الف) ژرمانیم نوع P با مقاومت ویژه $0/02\ \Omega-cm$
ب) سیلیکن نوع N با مقاومت ویژه $20\ \Omega-cm$

۶. چگالی حفره‌ها و الکترونهای آزاد را برای یک نمونه سیلیکن با $N_D = 1/8774 \times 10^{13}\ cm^{-3}$ و $N_A = 3/7748 \times 10^{13}\ cm^{-3}$ به دست آورید.

۷. مقاومت ویژه $(\rho = \sigma^{-1})$ سیلیکن خالص را در دمای $300\ ^\circ K$ به دست آورید. در صورتی که با افزایش ناخالصی نوع N مقاومت ویژه تا حد $9/6\ \Omega-cm$ کاهش یابد، نسبت چگالی اتمهای ناخالصی به اتمهای سیلیکن را در واحد حجم محاسبه نمایید.

۸. در یک بلور حاوی ناخالصیهای نوع N و P، چگالی حفره‌ها ۱۰۰ برابر چگالی الکترونهای آزاد است. در صورتی که برای این بلور $n_i = 10^{11}\ cm^{-3}$ باشد، چه مقدار ناخالصی نوع N در واحد حجم باید به آن اضافه نمود تا به بلور خالص تبدیل شود؟

۹. به یک بلور نوع P آنقدر ناخالصی نوع N اضافه کرده‌ایم که به بلور خالص تبدیل شده است. اکنون اگر بخواهیم چگالی الکترونهای آزاد را به ۱۰۰ برابر چگالی حفره‌ها برسانیم، چه مقدار ناخالصی نوع N در واحد حجم باید به آن اضافه کنیم $(n_i = 10^{12}\ cm^{-3})$.

۱۰. در یک قطعه بلور چگالی حفره‌ها ۵ برابر چگالی الکترونهای آزاد است. اگر با تزریق ناخالصی مناسب به این بلور، چگالی الکترونهای آزاد را تا ۳ برابر چگالی حفره‌ها افزایش دهیم، مقاومت ویژه بلور با چه نسبتی تغییر می‌کند؟ (فرض کنید $\mu_n = ۳\mu_p$)

۱۱. در یک نمونه ژرمانیم چگالی ناخالصی نوع N برابر $۱۰^{۱۴}\,cm^{-۳}$ و چگالی ناخالصی نوع P برابر $۷ \times ۱۰^{۱۳}\,cm^{-۳}$ است. در دمای معمولی، مقاومت ویژه ژرمانیم خالص برابر $۶۰\ \Omega-cm$ است. در صورتی که چگالی جریان هدایتی کل برابر $۵۲/۳\ mA/cm^۲$ باشد، شدت میدان الکتریکی اِعمال شده چقدر است؟

۱۲. یک قطعه بلور نوع P با $N_A = ۶ \times ۱۰^{۱۴}\,cm^{-۳}$ در اختیار داریم. به این بلور به طور یکنواخت مقداری فسفر اضافه می‌کنیم. چگالی اتمهای فسفر را برای هر یک از حالتهای زیر تعیین کنید:
الف) چگالی الکترونهای آزاد در بلور حاصل $۱۰^۶$ برابر چگالی حفره‌ها شود $(n_i = ۲/۵ \times ۱۰^{۱۱}\,cm^{-۳})$
ب) مقاومت ویژه بلور حاصل K برابر بلور اولیه شود. (فرض کنید $\frac{\mu_n}{\mu_p} = b$، جواب را به صورت پارامتری بیان کنید و در صورت امکان در مورد مقادیر مناسب K بحث کنید.)

۱۳. به یک قطعه نیمه‌هادی از جنس ژرمانیم در دمای معمولی، اتمهای ناخالصی پذیرنده اضافه شده است. اگر مقاومت کل قطعه که دارای طول یک سانتیمتر و سطح مقطع ۲۰ میلیمتر مربع است برابر ۴۰ اهم باشد.
الف) میزان چگالی ناخالصی (N_A) اضافه شده به قطعه را به دست آورید.
ب) اگر به همین قطعه علاوه بر ناخالصی پذیرنده بند (الف) ناخالصی بخشنده نیز با چگالی $N_D = ۳ \times ۱۰^{۱۴}\,cm^{-۳}$ اضافه شود، مقدار مقاومت جدید قطعه را به دست آورید.

۱۴. روابط ۱-۲۷ و ۱-۲۸ متن کتاب را اثبات کنید.

۱۵. دو قطعه بلور سیلیکن در دمای‌معمولی، یکی‌از نوع N با $N_D = ۱۰^{۱۶}\,cm^{-۳}$ و دیگری‌از نوع P با $N_A = ۱۰^{۱۴}\,cm^{-۳}$ موجودند.
الف) چگالی حاملهای اقلیت و اکثریت را در هر یک از این قطعه‌ها محاسبه نمایید.
ب) در صورتی که این دو قطعه دارای سطح مقطع یکسان باشند، اختلاف پتانسیل تماس ناشی از پیوند آنها چه مقدار خواهد بود؟
ج) عرض ناحیه تهی و پیشرفتگی آن را در هر ناحیه محاسبه نمایید.

۱۶. در یک‌پیوند $P-N$، $N_D = ۱۰^{۱۳}\,cm^{-۳}$ و $N_A = ۱۰^{۱۷}\,cm^{-۳}$ است.این‌پیوند را در دمای معمولی

به یک ولتاژ خارجی ۵ ولتی به صورت بایاس معکوس وصل می‌کنیم $(\varepsilon = ۱/۱ \times ۱۰^{-۱۲}\,F/m$ و $n_i = ۱/۵ \times ۱۰^{۱۳}\,cm^{-۳})$.
الف) پیشرفتگی ناحیه تهی را در هر قسمت به دست آورید.
ب) عرض ناحیه تهی (W) چقدر می‌شود؟

۱۷. در یک پیوند $P-N$ از جنس سیلیکن، $N_D = ۳ \times ۱۰^{۱۶}\,cm^{-۳}$ است.
الف) N_A را طوری تعیین کنید که اختلاف پتانسیل تماس $V_۰$ در دمای معمولی برابر ۰/۷ ولت شود $(n_i = ۲/۵ \times ۱۰^{۱۰}\,cm^{-۳})$.
ب) عرض ناحیه تهی (W) و پیشرفتگی آن در هر قسمت را به دست آورید.

۱۸. تغییرات چگالی حفره‌ها در یک نمونه نیمه‌هادی مطابق شکل م-۱۸ است.
الف) در صورتی که هیچ‌گونه میدان الکتریکی خارجی اِعمال نشود، عبارت چگالی جریان $J_p(x)$ را به دست آورده و آن را رسم نمایید.
ب) شدت میدان الکتریکی داخلی $E(x)$ که باید وجود داشته باشد تا توزیع حفره نشان داده شده در شکل منجر به هیچ‌گونه جریان انتشاری حفره نشود را به دست آورید.
ج) با فرض $p(۰)/p_۰ = ۱۰^۳$، اختلاف پتانسیل بین نقاط $x = ۰$ و $x = W$ را محاسبه کنید.

۱۹. در یک قطعه بلور نیمه‌هادی توزیع چگالی حفره‌ها مطابق شکل م-۱۹ است.
الف) در صورتی که هیچ میدان خارجی اِعمال نشود چگالی جریان انتشاری حفره‌ها را به دست آورده (به صورت پارامتری) و ترسیم نمایید.
ب) چه میدان الکتریکی داخلی به وجود می‌آید؟ عبارت آن را به دست آورده و ترسیم نمایید.
ج) اگر $p(W)/p(۰) = ۱۰^۴$ باشد، اختلاف پتانسیل بین نقاط $x = ۰$ و $x = L$ چقدر است؟



شکل م-۱۸

RuEB



شکل م-۱۹

۲۰. منحنی تغییرات چگالی بار الکتریکی در ناحیه تهی یک پیوند $P-N$ در شکل م-۲۰ آمده است.

الف) منحنی تغییرات شدت میدان الکتریکی داخلی در طول این ناحیه را به دست آورده و آن را رسم کنید.

ب) منحنی تغییرات پتانسیل الکتریکی در طول ناحیه تهی را به دست آورده و آن را رسم کنید.

ج) بین مقادیر x_P و x_N چه رابطه‌ای برقرار است؟



شکل م-۲۰

۲

دیود پیوندی

دیود پیوندی در واقع یک پیوند $P-N$ است که به دو سر آن دو قطعه سیم فلزی جهت اتصال به مدار خارجی تعبیه گردیده و مجموعه در داخل یک پوشش مناسب قرار داده شده است. در شکل ۲-۱-الف، نمایش نمادین ساختمان یک دیود پیوندی و در ۲-۱-ب، علامت مداری آن نشان داده شده است. سر طرف P را اصطلاحاً قطب مثبت یا **آند** و سر طرف N را قطب منفی یا **کاتد** می‌نامند.

همان‌طورکه می‌دانیم پیوند دو بلور P و N دارای خاصیت یکسوکنندگی جریان است. در محل اتصال فلز و بلور نیز ممکن است خاصیت یکسوکنندگی به وجود آید. سازنده باید با ملاحظات خاصی در ساختمان دیود این اتصال را به صورت یک اتصال مقاومتی در آورد.



شکل ۲-۱: نمایش نمادین ساختمان و علامت مداری یک دیود پیوندی

۲-۱ مشخصه ولتاژ ـ جریان

همانند آنچه که در مورد یک پیوند $P-N$ دیدیم، یک دیود نیز می‌تواند به دو صورت به ولتاژ خارجی متصل شود و یا اصطلاحاً بایاس شود. در بایاس مستقیم، آند به قطب مثبت منبع ولتاژ و کاتد به قطب منفی آن متصل می‌شود و در بایاس معکوس جای آند و کاتد عوض می‌شود (شکل ۲-۲).

در بایاس مستقیم دیود، اگر ولتاژ دو سر دیود را به تدریج از صفر افزایش دهیم، در ابتدا جریان کمی از مدار عبور خواهد کرد. همین که ولتاژ مثبت به حد معینی (در حدود ولتاژ تماس پیوند $P-N$) رسید جریان شروع به افزایش می‌نماید. این ولتاژ حدی را **ولتاژ آستانه هدایت** دیود گویند و با V_γ نمایش می‌دهند. V_γ برای دیودهای ژرمانیم حدود ۰٫۲ ولت و برای دیودهای سیلیکن حدود ۰٫۶ ولت می‌باشد (شکل ۲-۳).

برای ولتاژهای بزرگتر از V_γ، به‌ازای تغییرات کوچکی در ولتاژ، جریان به شدت افزایش می‌یابد. این جریان همان‌طور که در مورد پیوند $P-N$ دیدیم از نفوذ حاملهای اکثریت ناشی می‌شود.

در بایاس معکوس دیود، با افزایش ولتاژ معکوس، حاملهای اقلیت بیشتری شروع به حرکت نموده و جریان افزایش می‌یابد تا به اشباع می‌رسد (I_S). پس از آن تغییر ولتاژ تا حد معینی (حد شکست) تغییری در جریان ایجاد نمی‌کند. جهت این جریان از کاتد به آند می‌باشد و به همین دلیل به آن جریان اشباع معکوس می‌گویند. اندازه جریان اشباع معکوس در دیودهای ژرمانیم در حدود میکروآمپر و در دیودهای سیلیکن حدود چند نانوآمپر می‌باشد. در شکل ۲-۳ مشخصه ولتاژجریان برای دو نمونه دیود نشان داده شده است.

در این شکل به منظور نشان دادن تغییرات جریان معکوس، مقیاس برای جریانهای منفی میکروآمپر انتخاب گردیده است. واضح است اگر مقیاس را میلی‌آمپر انتخاب می‌کردیم جریان اشباع معکوس قابل رؤیت نبوده و منحنی در این بخش عملاً بر محور افقی منطبق می‌شد.

می‌توان نشان داد که رابطه جریان ـ ولتاژ برای یک دیود پیوندی به صورت زیر است:

$$i_D \cong I_S \left(e^{v_D/\eta V_T} - 1 \right) \qquad (۲-۱)$$



شکل ۲-۲: اتصال دیود به یک ولتاژ خارجی



شکل ۲-۳: مشخصه ولتاژ ـ جریان دیودهای ژرمانیم و سیلیکن نمونه

در این معادله که در حقیقت معادله مشخصه دیود است، I_S جریان اشباع معکوس و $V_T = KT/q$ می‌باشد. در دمای معمولی ($25^\circ C$) V_T معادل ۲۶ میلی‌ولت است. پارامتر ثابت η وابسته به جنس دیود و ساختار فیزیکی آن مقداری بین ۱ و ۲ دارد. معمولاً برای دیودهایی که در قالب مدارهای مجتمع ساخته می‌شوند η برابر ۱ و برای آنهایی که به صورت مجزا عرضه می‌شوند برابر ۲ در نظر گرفته می‌شود.

معادله ۲-۱ برای تمامی قسمتهای مشخصه غیر از ناحیه شکست، که بعداً در مورد آن بحث خواهیم کرد، صادق است. برای ولتاژهای مثبت خیلی بزرگتر از ۲۶ میلی‌ولت ($v_D \gg 26\ mV$) می‌توان نوشت

$$i_D \cong I_S\, e^{v_D/\eta V_T} \qquad (۲-۲)$$

از معادله اخیر روشن است که در حالت هدایت دیود، افزایش جریان دیود خیلی سریع صورت می‌گیرد. به عنوان مثال اگر ولتاژ دیود را به اندازه ۶۰ میلی‌ولت افزایش دهیم خواهیم دید که جریان حدوداً ۱۰ برابر می‌شود.

۲-۲ ولتاژ شکست معکوس دیود

در بررسی مشخصه ولتاژ ـ جریان دیود دیدیم که با افزایش ولتاژ معکوس دیود جریان از مقدار I_S تجاوز نمی‌کند. چنانچه ولتاژ معکوس دیود را باز هم افزایش دهیم به نقطه‌ای خواهیم رسید که جریان معکوس دیود به طور ناگهانی شروع به افزایش سریع می‌نماید. پدیده‌ای که در این حالت رخ می‌دهد را **پدیده شکست** و ولتاژی که در آن این پدیده آغاز می‌شود را **ولتاژ شکست معکوس** دیود



شکل ۲-۴: نمایش مشخصه ولتاژ ـ جریان دیود

گویند و با V_{BR} نمایش می‌دهند (شکل ۲-۴)(ولتاژ شکست دیود به ساختمان پیوند $P-N$ و غلظت ناخالصی آن به نحو نسبتاً شناخته شده‌ای بستگی دارد؛ به گونه‌ای که می‌توان پیوندهایی با ولتاژ شکست معین ساخت. شکست دیود می‌تواند حاصل یکی از دو پدیده شکست ضرب بهمنی و شکست زنر[1] باشد؛

پدیده شکست ضرب بهمنی

دیدیم که در بایاس معکوس پیوند $P-N$، با ازدیاد ولتاژ معکوس دیود عرض ناحیه تهی بیشتر شده و همچنین شدت میدان الکتریکی در این ناحیه افزایش می‌یابد. در این حالت حاملهای اقلیت در واقع در سراشیبی سد پتانسیل ناشی از پتانسیل داخلی و ولتاژ معکوس اِعمال شده قرار گرفته و سرعت آنها به شدت افزایش می‌یابد. این حاملها با شتاب گرفتن خود می‌توانند با اتمهای سیلیکن واقع در ناحیه تهی برخورد نموده و ضمن شکستن پیوندهای کووالان آنها تعدادی حامل جدید آزاد نمایند. حاملهای جدید نیز تحت تأثیر میدان الکتریکی زیاد در ناحیه تهی قرار گرفته و پس از برخورد با اتمهای دیگر، حاملهای بیشتری را از پیوندهای کووالان آنها جدا می‌سازند. بنابراین تعداد حاملهایی که می‌توانند در ایجاد جریان دخالت کنند به طور ناگهانی افزایش یافته و باعث ازدیاد سریع جریان می‌شوند. این پدیده راکه موجب افزایش ناگهانی جریان معکوس دیود می‌شود، پدیده شکست ضرب بهمنی گویند.

1. Zener Break Down

پدیده شکست زنر

پدیده دیگری که ممکن است باعث ایجاد شکست در مشخصه ولتاژ ـ جریان دیود شود به پدیده زنر معروف است. تشریح این پدیده به این صورت است که با ازدیاد ولتاژ معکوس دیود شدت میدان الکتریکی در ناحیه تهی ممکن است به حدی برسد که بتواند مستقیماً پیوندهای کووالان اتمهای سیلیکن این ناحیه را شکسته و الکترونهای زیادی را آزاد نماید. در این حالت جدا شدن الکترونها ناشی از برخورد سایر الکترونها با آنها (آن طور که در پدیده ضرب بهمنی دیدیم) نبوده، بلکه ناشی از تأثیر مستقیم میدان الکتریکی ناحیه تهی بر آنها است. این پدیده نیز باعث افزایش سریع جریان معکوس دیود می‌شود. احتمال وقوع پدیده ضرب بهمنی در دیودهای سیلیکنی که ولتاژ شکست آنها بیش از ۶ ولت است بیشتر می‌باشد. در حالی که شکست زنر به صورت پدیده غالب، تنها در دیودهای با ولتاژ شکست کمتر از ۶ ولت یافت می‌شود. با استفاده از حساسیت ولتاژ شکست نسبت به دما می‌توان دریافت کدام پدیده در حال وقوع است. در شکست زنر با افزایش دما اندازه ولتاژ کاهش می‌یابد، در حالی که در پدیده ضرب بهمنی عکس آن است. (چرا؟)

۲-۳ مقاومت دیود

با توجه به غیرخطی بودن مشخصه دیود، دو نوع مقاومت می‌توان برای دیود تعریف نمود. این مقاومتها عبارت از مقاومت استاتیکی[1] (R_S) و مقاومت دینامیکی[2] (r_d) هستند.

مقاومت استاتیکی

منظور از مقاومت استاتیکی دیود در هر نقطه Q از مشخصه آن (شکل ۲-۵) نسبت ولتاژ دو سر دیود به جریان آن در نقطه مورد نظر است. این مقاومت به صورت زیر تعریف می‌شود:

$$R_S = \left.\frac{v_D}{i_D}\right|_Q = \frac{V_{DQ}}{I_{DQ}} \qquad (۲-۳)$$

مقاومت استاتیکی دیود مقدار ثابتی نبوده و در نقاط مختلف از مشخصه دیود متفاوت است.

مقاومت دینامیکی

بنا به تعریف، مقاومت دینامیکی دیود عبارت از نسبت تغییرات ولتاژ دو سر دیود به تغییرات جریان آن است.

$$r_d \cong \frac{\Delta v_D}{\Delta i_D} \cong \frac{dv_D}{di_D} = \left(\frac{di_D}{dv_D}\right)^{-1} \qquad (۲-۴)$$

1. Static 2. Dynamic

POWEREN.IR



شکل ۲-۵: نمایش منحنی مشخصه دیود و نحوه به دست آوردن مقاومتهای استاتیکی و دینامیکی

همان‌طورکه از شکل ۲-۵ مشخص است، این مقاومت در واقع عکس شیب مشخصه در هر نقطه از آن می‌باشد. با استفاده از معادله مشخصه دیود (رابطه ۲-۱) نیز می‌توان مقاومت دینامیکی آن را محاسبه نمود.

$$r_d = \left(\frac{di_D}{dv_D}\right)^{-1}\Big|_Q = \left(\frac{I_S}{\eta V_T} e^{V_{DQ}/\eta V_T}\right)^{-1} = \frac{\eta V_T}{I_S e^{V_D/\eta V_T}} \qquad (۵-۲)$$

رابطه ۲-۵ را می‌توان به صورت زیر نوشت:

$$r_d = \frac{\eta V_T}{I_{DQ} + I_S} \qquad (۶-۲)$$

در ولتاژهای مستقیم و در حالت هدایت دیود، $I_S \ll I_{DQ}$ است و بنابراین خواهیم داشت

$$r_d \cong \frac{\eta V_T}{I_{DQ}} \qquad (۷-۲)$$

اگر در نظر بگیریم که در ناحیه معکوس $i_D = -I_S$ است، با توجه به رابطه ۲-۶ برای r_d مقدار بی‌نهایت به دست می‌آید. در بخشهای بعد خواهیم دید که مقاومت دینامیکی دیود در حقیقت مقاومت دو سر دیود از دید سیگنال کوچک است.

مقاومت دینامیکی دیود را در ناحیه شکست با r_z نمایش می‌دهند. از آنجا که معادله مشخصه دیود، ناحیه شکست را شامل نمی‌شود، نمی‌توان از آن برای محاسبه r_z استفاده نمود. برای به دست آوردن r_z می‌توان مستقیماً به مشخصه مراجعه نمود.

مثال ۲-۱: در مدار شکل ۲-۶، ولتاژ و جریان نامی دیود سیلیکن به‌کار رفته به ترتیب برابر $۰/۷V$ و $۱۰mA$ است.

الف) برای اینکه دیود در این ولتاژ و جریان کار کند مقدار مقاومت R چقدر باید باشد؟

ب) مقاومتهای استاتیکی و دینامیکی دیود را در ولتاژ و جریان نامی و در دمای $۳۰۰°K$ محاسبه نمایید.



شکل ۲-۶: مدار مثال ۲-۱

حل:

الف) چون دیود در ولتاژ و جریان نامی کار می‌کند، داریم

$$V_D = ۰/۷V \quad , \quad I_D = ۱۰mA$$

$$\therefore R = \frac{V_B - V_D}{I_D} = \frac{۴ - ۰/۷}{۱۰} = ۰/۳۳K\Omega = ۳۳۰\Omega$$

ب) با استفاده از روابط ۲-۳ و ۲-۷ داریم

$$R_S = \frac{V_D}{I_D} = \frac{۰/۷}{۱۰} = ۰/۰۷K\Omega = ۷۰\Omega$$

$$\therefore r_d = \frac{\eta V_T}{I_D} = \frac{۲ \times ۲۶}{۱۰} = ۵/۲\Omega$$

■

۲-۴ محدودیتهای کاربردی دیود

در کاربرد دیودهای پیوندی نیز همانند سایر تجهیزات الکترونیکی با محدودیتهایی مواجه هستیم. آشنایی با این محدودیتها طراح را در انتخاب دیودی که بتواند شرایط مورد نیاز مدار دلخواهش را برآورده سازد، یاری می‌نماید. از محدودیتهای عمده دیود حداکثر جریان، حداکثر ولتاژ، حداکثر توان قابل تلف و سرعت قطع و وصل آن را می‌توان نام برد که در ادامه به شرح آنها می‌پردازیم. مقادیر نامی کمیتهای مذکور در کتابهای اطلاعات دیود یافت می‌شود.

حداکثر جریان و ولتاژ دیود

حداکثر جریانی که دیود می‌تواند از خود عبور دهد به جنس و سطح مقطع دیود بستگی دارد و معمولاً کارخانه سازنده حداکثر جریان مستقیم و حداکثر جریان معکوس دیود را مشخص می‌کند. همچنین حداکثر ولتاژ مستقیم و معکوس دیود توسط سازنده داده می‌شود. باید توجه داشت که مقادیر داده شده معمولاً مربوط به دمای $۲۵°C$ برای بدنه دیود هستند.

حداکثر توان قابل تلف دیود

از جمله عواملی که می‌تواند باعث خرابی یک قطعه الکترونیکی شود، بالا رفتن دما از یک حد مجاز است. در قطعه‌های مقاومتی همان‌طور که می‌دانیم توان مصرفی به صورت حرارت ظاهر می‌شود که باید به نحو مناسبی با محیط اطراف مبادله شود. هر چه تبادل حرارت با محیط بیشتر باشد مشکلات ناشی از افزایش دما کمتر می‌شود.

قطعه‌هایی که دارای سطح خارجی بیشتری هستند بهتر می‌توانند این تبادل حرارتی را انجام دهند. به همین دلیل مقاومتها و یا دیودهایی که توان نامی بزرگتری دارند در اندازه‌های فیزیکی بزرگتری ساخته می‌شوند. همچنین جنس موادی که در ساختمان قطعه به‌کار می‌رود در این امر تأثیر به سزایی دارد.

در دیودهای پیوندی افزایش بیش از حد دما می‌تواند باعث تغییر خواص بلور از قبیل تغییر n_i، μ، ρ و . . . گردد، یا به علت یکنواخت نبودن ضریب انبساط حرارتی تغییرات مکانیکی در ساختمان آن به وجود آورد. همچنین ذوب شدن لحیم‌هایی که در اتصالات به‌کار رفته ممکن است باعث خرابی دیود شود. در حالی که دیودهای ژرمانیم حداکثر ۷۵ تا ۱۰۰ درجه سانتیگراد را می‌توانند تحمل کنند، دیودهای سیلیکن تا حدود ۲۰۰ درجه سانتیگراد قابل استفاده می‌باشند. برای افزایش قابلیت انتقال حرارت می‌توان از عوامل کمکی از قبیل گرماخور، عبور مایعات و عبور جریان هوا توسط پنکه استفاده نمود. در هر صورت با توجه به وضعیت و شرایط نصب، هر دیود توان حداکثری خواهد داشت که آن را با $P_{D,max}$ نمایش می‌دهند. بنابراین ولتاژ و جریان مجاز دیود باید در رابطه زیر صدق کند:

$$v_D i_D \le P_{D,max} \qquad (۸-۲)$$

از آنجا که $P_{D,max}$ برای هر دیود توسط کارخانه سازنده داده می‌شود، می‌توان با کمک ترسیم در صفحه مختصات ولتاژ ـ جریان دیود و با توجه به نامساوی ۲-۸ نواحی مجاز تغییرات جریان و ولتاژ دیود را مشخص نمود (شکل ۲-۷).

در استفاده از دیودها باید این نکته را در نظر داشت که توان $P_{D,max}$ که توسط کارخانه سازنده داده می‌شود معمولاً در دمای محیط ($25^\circ C$) است؛ با بالا رفتن دما توان قابل تلف نیز کاهش می‌یابد. معمولاً منحنی کاهش توان دیود را می‌توان در کتابهای اطلاعات مربوط جستجو کرد. در شکل ۲-۸ یک نمونه از این منحنی‌ها نمایش داده شده است. همان‌طور که ملاحظه می‌شود، در صورتی که دمای بدنه دیود به $100^\circ C$ برسد حداکثر توان دیود از $200\,mW$ به $100\,mW$ کاهش خواهد یافت. در این شکل $T_{C_\circ}$ دمای بدنه است که از آن پس کاهش توان شروع می‌شود و $T_{j,max}$ حداکثر دمای قابل تحمل پیوند می‌باشد.



شکل ۲-۷: نمایش نواحی کار مجاز دیود با توجه به حداکثر توان مجاز



شکل ۲-۸: نمایش منحنی کاهش توان یک دیود نمونه

سرعت قطع و وصل دیود

در مدارهای کلید و یا مدارهای منطقی معمولاً با قطع و وصل دیود سروکار داریم. در این موارد باید به محدودیت سرعت قطع و وصل دیود توجه نموده و با توجه به فرکانس قطع و وصل مورد نظر، دیود مناسب را انتخاب کرد.

برای بررسی زمان قطع دیود، مدار ساده شکل ۲-۹ را در نظر می‌گیریم. در این مدار فرض بر این است که مقاومت دیود در حالت هدایت در مقابل R_L قابل چشم‌پوشی است. در شکل ۲-۱۰ تغییرات



شکل ۲-۹: یک مدار ساده دیودی

زمانی ولتاژ ورودی v_I و جریان i مدار مذکور نمایش داده شده است. ولتاژ ورودی در لحظه t_1 به صورت پله‌ای از مقدار V_1 به $-V_2$ تغییر می‌کند. در فاصله زمانی صفر تا t_1، ولتاژ ورودی مثبت بوده و دیود دارای ولتاژ مستقیم بوده و هدایت می‌کند. چون مقاومت دیود در حالت هدایت در مقابل R_L کوچک فرض شده است، می‌توان گفت جریان مدار در این فاصله زمانی تقریباً برابر V_1/R_L خواهد بود. در لحظه t_1 با معکوس شدن ولتاژ دیود ممکن است تصور شود دیود به حالت قطع رفته و جریان آن برابر جریان اشباع معکوس I_S می‌شود. با مشاهده شکل ۲-۱۰-ب ملاحظه می‌شود که در فاصله زمانی t_s پس از t_1 یک جریان ثابت در جهت منفی از مدار عبور می‌کند. این بدان علت است که قبل از در حالت معکوس قرار گرفتن پیوند، باید حاملهای اقلیت اضافی که در اطراف پیوند استقرار یافته‌اند تخلیه شوند. منظور از حاملهای اقلیت اضافی در ناحیه N، حفره‌هایی هستند که از طرف P به ناحیه N انتشار پیدا کرده‌اند. به همین ترتیب، حاملهای اقلیت اضافی در ناحیه P الکترونهای آزادی هستند که از طرف N با عبور از پیوند به ناحیه P انتشار یافته‌اند. چون در زمان تخلیه این حاملهای اضافی، دیود از خود هدایت خوبی نشان می‌دهد باز هم می‌توان از افت ولتاژ روی آن صرف‌نظر نموده و فرض کرد که ولتاژ ورودی تماماً بر روی R_L ظاهر می‌شود. در این صورت جریان مدار تقریباً برابر $-V_2/R_L$ خواهد بود.



ب) جریان مدار — الف) ولتاژ ورودی

شکل ۲-۱۰: نمایش تغییرات زمانی پارامترهای مدار شکل ۲-۹

فاصله زمانی t_s را که طی آن حاملهای ذخیره در طرفین پیوند تخلیه می‌شوند **زمان ذخیره** می‌نامند. پس از تخلیه حاملهای اقلیت اضافی، به تدریج ناحیه تهی گسترش پیدا کرده و جریان حاملهای اقلیت برقرار شده و به سطح جریان اشباع معکوس $(-I_S)$ می‌رسد.

زمان لازم از t_2 تا وقتی که جریان به $-I_S$ برسد را **زمان گذار** گویند و با t_t نمایش می‌دهند. در شکل ۲-۱۱ تغییرات چگالی حاملهای اقلیت اضافی در طرفین پیوند در حالت هدایت و نیز توزیع چگالی حاملهای اقلیت در نواحی N و P برای حالتی که دیود در حالت معکوس قرار دارد نشان داده شده است. در این شکل n_{P_0} و p_{N_0} چگالی حاملهای اقلیت به ترتیب در نواحی P و N در حالت بدون بایاس می‌باشد. همچنین برای سادگی از عرض ناحیه تهی صرف‌نظر شده است. کل زمانی که از لحظه معکوس شدن ولتاژ طول می‌کشد تا دیود به حالت قطع برود (جریان آن $-I_S$ شود) را **زمان بازیابی معکوس** دیود گویند و با t_{rr} نمایش می‌دهند.

$$t_{rr} = t_s + t_t \qquad (۹-۲)$$



الف) حاملهای اقلیت اضافی در حالت هدایت

ب) حاملهای اقلیت در حالت معکوس

شکل ۲-۱۱: نمایش تغییرات چگالی حاملها در طرفین یک دیود پیوندی

زمان t_{rr} برای هر دیود توسط کارخانه سازنده داده می‌شود. معمولاً این زمان برای دیودهای سریع (فرکانس بالا) در حدود نانو ثانیه و برای دیودهای سیگنال با جریان زیاد در حدود چند میکرو ثانیه است. از بررسی فوق می‌توان چنین نتیجه گرفت که در انتخاب دیود برای مدارهای کلید با سرعت زیاد باید دقت نمود که زمان بازیابی معکوس دیود (t_{rr}) در مقایسه با زمان قطع و وصل مدار خیلی کوچک باشد.

البته تغییر حالت دیود از حالت قطع به وصل کامل نیز مدت زمانی طول می‌کشد و علت آن این است که انتشار حاملهای اقلیت اضافی و ذخیره آنها در طرفین پیوند نیز به زمان نیاز دارد. این زمان را **زمان صعود** نامند و با t_r نمایش می‌دهند. معمولاً t_r در مقایسه با t_{rr} بسیار کوچک و قابل صرف‌نظر است.

۲-۵ انواع دیود

در این بخش پنج دسته مهم از انواع دیودها معرفی می‌شوند.

دیود زنر

در بخش ۲-۲ در مورد پدیده شکست معکوس در پیوند $P-N$ بحث نمودیم. همان‌طور که دیدیم در ناحیه شکست، ولتاژ دو سر دیود تقریباً ثابت بوده و تغییر جریان در آن تأثیری ندارد. دیودهایی که به منظور استفاده در ناحیه شکست معکوس ساخته شده‌اند به دیود زنر معروف هستند. البته اینکه این دیودها را زنر نامیده‌اند بدان مفهوم نیست که پدیده ضرب بهمنی در آنها صورت نمی‌گیرد، بلکه هر دو پدیده می‌توانند در ایجاد شکست در این دیودها نقش داشته باشند. ولتاژ شکست این نوع دیودها را **ولتاژ زنر** نیز می‌نامند و با V_Z نمایش می‌دهند.

مقدار ولتاژ شکست در دیود زنر به میزان چگالی ناخالصی بستگی دارد. با افزایش چگالی ناخالصی ولتاژ شکست دیود کاهش می‌یابد. دیودهای زنر تجارتی با ولتاژ زنر از ۲٫۴ تا ۲۰۰ ولت و تا توانهای حدود ۱۰۰ وات ساخته می‌شوند. در شکل ۲-۱۲ علامت مداری دیود زنر و مشخصه معکوس آن نمایش داده شده است.

چون دیود زنر باید به صورت معکوس بایاس شود کاتد آن به قطب مثبت منبع ولتاژ و آند آن به قطب منفی وصل می‌شود. در این صورت جهت جریان از کاتد به آند خواهد بود. معمولاً کارخانه سازنده یک جریان حداقل I_K و یک جریان حداکثر مشخص می‌نماید که تغییرات جریان دیود زنر باید محدود به‌آنها شود ($I_K \le i_Z \le I_{Z,max}$). قابل توجه است که مشخصه دیود زنر در حالت بایاس مستقیم مشابه دیودهای معمولی است. از دیود زنر جهت تثبیت ولتاژ در تنظیم‌کننده‌های ولتاژ استفاده می‌شود. در فصل ۳ مدارهای تنظیم‌کننده ولتاژ ساده مورد تجزیه و تحلیل قرار خواهند گرفت.



شکل ۲-۱۲: علامت مداری و مشخصه دیود زنر

دیود خازنی

هرگاه یک پیوند $P-N$ به صورت معکوس بایاس شود، در حوالی پیوند یک ناحیه تهی و یا بار فضایی متشکل از بارهای ساکن مثبت در طرف N و بارهای ساکن منفی در طرف P به وجود می‌آید. با توجه به اینکه در نواحی خنثای P و N، حاملهای بار الکتریکی آزاد بوده و همانند هادی عمل می‌کنند، می‌توان پیوند $P-N$ را در این حالت به صورت خازنی مدلسازی نمود که در آن، نواحی خنثی همانند دو جوشن خازن، ناحیه تهی (همانند دی الکتریک خازن) را در میان گرفته‌اند. اندازه ظرفیت این خازن را می‌توان از رابطه تقریبی

$$C_T \cong \frac{\varepsilon A}{W} \qquad (۱۰-۲)$$

به دست آورد. در رابطه فوق C_T ظرفیت خازنی ناحیه تهی، A سطح مقطع پیوند، ε ضریب دی‌الکتریک ناحیه تهی که بستگی به جنس بلور و نحوه توزیع بار در این ناحیه دارد و W عرض ناحیه تهی می‌باشد. چون عرض ناحیه تهی (W) با افزایش ولتاژ معکوس پیوند تغییر می‌کند، بنابراین خازن پیوند را می‌توان به عنوان یک خازن متغیر با ولتاژ در نظر گرفت.

ناگفته نماند که وقتی از رابطه ۲-۱۰ برای محاسبه ظرفیت خازنی استفاده می‌کنیم در حقیقت فرض یکنواخت بودن میدان در دی‌الکتریک را پذیرفته‌ایم. می‌توان نشان داد که برای یک پیوند $P-N$ با چگالی ناخالصی یکنواخت، ظرفیت خازنی ناحیه تهی با ولتاژ معکوس دو سر دیود به صورت زیر ارتباط دارد:

$$C_T = C_{T_0} \left(1 + \frac{V_r}{V_0}\right)^{-1/2} \qquad (۱۱-۲)$$

در این رابطه $V_\circ$ اختلاف پتانسیل تماس پیوند است و

$$C_{T\circ} = \left[\frac{q\varepsilon N_A N_D}{2V_\circ (N_A + N_D)}\right]^{1/2}$$

ظرفیت خازنی دیودهای سیگنال معمولی در حدود چند پیکوفاراد است. دیودهایی که منحصراً جهت استفاده به عنوان یک خازن متغیر ساخته می‌شوند به دیود خازنی و یا **دیود ورکتور**[1] مشهور هستند. این گونه دیودها همیشه به صورت معکوس بایاس می‌شوند. در شکل ۲-۱۳ علامت مداری یک دیود خازنی در کنار مدل آن نشان داده شده است. در این شکل C_T ظرفیت خازنی (حدود ۲۰ پیکوفاراد)، R_r مقاومت معکوس دیود (حدود چند صد کیلو اهم) و R_s مقاومت بخشهای خنثای بلور (حدود چند اهم) است.

دیودهای خازنی معمولاً از جنس سیلیکن و برای ظرفیتهای نامی تا $2500\,pF$ ساخته می‌شوند. از دیود خازنی برای تنظیم ولتاژ مدارهای تشدید LC در نوسانسازها و نیز در مدارهای مدولاسیون فرکانس استفاده می‌شود.

دیود تونلی[2]

تفاوت اساسی ساختمان دیود تونلی با دیودهای معمولی در چگالی بسیار بالای ناخالصی در نیمه‌هادیهای نوع N و P به کار رفته در آن است. در این نوع دیود چگالی ناخالصی ممکن است از $10^{19}\,cm^{-3}$ نیز تجاوز نماید. همان‌طور که در بخش مربوط به بایاس معکوس دیود دیدیم، عرض ناحیه تهی با چگالی ناخالصی نسبت عکس دارد. بنابراین در دیود تونلی عرض ناحیه تهی بسیار کم بوده و در حدود ۰٫۰۱ دیودهای معمولی می‌باشد. این دیود در ولتاژهای معکوس و ولتاژهای مستقیم کوچک دارای مقاومت بسیار کوچکی است. از ویژگیهای بارز دیود تونلی داشتن مقاومت منفی در بخشی از مشخصه‌اش می‌باشد. در شکل ۲-۱۴ علامت مداری و مشخصه دیود تونلی



شکل ۲-۱۳: علامت مداری و مدل یک دیود خازنی

1. *Varactor*
2. *Tunnel Diode*



شکل ۲-۱۴: علامت مداری و مشخصه دیود تونلی

نمایش داده شده است. مطالعه رفتار فیزیکی دیود در قسمتهای مختلف این مشخصه بدون آشنایی با نظریه نوارهای انرژی و جزییات آن مقدور نیست و به ناچار در این بخش از بحث آن صرف‌نظر می‌کنیم.

با نگاهی به شکل ۲-۱۴ درمی‌یابیم که در ولتاژهای بین V_P و V_V مشخصه دارای مقاومت منفی است $\left(\frac{dv_D}{di_D} < \circ\right)$. از این ویژگی دیود تونلی در طراحی نوسانسازهای فرکانس بالا استفاده می‌شود. از مزایای دیود تونلی می‌توان قیمت ارزان، اغتشاش کم، سرعت زیاد و توان مصرفی کم آن را نام برد.

دیود نورانی (*LED*)[1]

دیودهای نورانی معمولاً از بلور نیمه‌هادی گالیم-ارسنیک ($Ga-As$) ساخته می‌شوند. در این بلور بازده ترکیب مجدد الکترون آزاد و حفره بسیار بیشتر از بلورهای سیلیکن یا ژرمانیم است. نکته دیگر در مورد این بلور آن است که آزاد شدن انرژی در هر ترکیب مجدد به صورت تابش یک فوتون نوری است. در بلورهای سیلیکن و ژرمانیم این انرژی به شکل دما تلف می‌شود.

مشخصه دیودهای نورانی مشابه دیودهای معمولی است. تنها، تفاوت در ولتاژ آستانه هدایت است که در دیودهای نورانی مادون قرمز تا سبز مقدار آن از ۱٫۴ تا ۲٫۹ ولت تغییر می‌کند. دیودهای نورانی به صورت مستقیم بایاس می‌شوند. با افزایش جریان مستقیم، تولید فوتونهای نوری زیادتر شده و در نتیجه شدت نور تابشی افزایش می‌یابد.

1. *Light Emitting Diode*

امروزه دیودهای نورانی برای نورهای قرمز، زرد، سبز و مادون قرمز ساخته شده‌اند. دیودهای نورانی در نمایشگرهای دیجیتالی برای نشان دادن اعداد و یا حروف مورد استفاده قرار می‌گیرند. از جمله موارد مهم کاربرد دیودهای نورانی مادون قرمز، مخابرات فیبر نوری است.

دیود نوری

در این نوع دیود، شدت جریان معکوس تقریباً متناسب با شدت نور تابش شده به سطح آن می‌باشد. این نوع دیود در حقیقت یک پیوند $P-N$ معمولی است که در داخل یک پوشش پلاستیکی که یک طرف آن شفاف می‌باشد قرار گرفته است.

دیود نوری به صورت معکوس بایاس می‌شود. با تابش فوتونهای نوری به محل پیوند و جذب این فوتونها توسط الکترونهای پیوندهای کووالان اتمهای نیمه‌هادی، به میزان حاملهای اقلیت افزوده شده و جریان این حاملها تشدید می‌شود. معمولاً مشخصه ولتاژ ـ جریان دیودهای نوری توسط کارخانه سازنده داده می‌شود. در این مشخصه‌ها تغییرات جریان معکوس دیود برحسب ولتاژ معکوس دو سر آن به ازای مقادیر مختلف شار نورانی نمایش داده می‌شود. در شکل ۲-۱۵ علامت مداری دیود نوری در کنار یک مشخصه نمونه نشان داده شده است.

دیودهای نوری در صنعت کاربردهای زیادی دارند. از جمله در خواندن اطلاعات کارتهای سوراخ شده کامپیوتری، شمردن اشیاء در خط تولید، کلیدهای نوری و نیز در مخابرات فیبر نوری به‌کار می‌روند.

مثال ۲-۲: در مدار شکل ۲-۱۶ از یک دیود نوری برای تبدیل سیگنال نوری به سیگنال الکتریکی استفاده شده است. سیگنال الکتریکی از دو سر مقاومت R_L گرفته می‌شود. فرض کنید مشخصه ولتاژ ـ جریان دیود نوری به‌کار رفته همان مشخصه شکل ۲-۱۵ باشد. تغییرات ولتاژ



شکل ۲-۱۵: علامت مداری و مشخصه یک دیود نوری نمونه



شکل ۲-۱۶: مدار مثال ۲-۲

دو سر مقاومت R_L را هنگامی که شدت نور تابش شده به دیود از ۳۸۰۰ تا ۲۲۰۰۰ لوکس تغییر کند به دست آورید.

حل:

ابتدا معادله KVL را می‌نویسیم

$$v = ۲۰ - R_L i$$

نمایش این معادله در صفحه مختصات $(v\ ,\ i)$ یک خط راست است. این خط را **خط بار** می‌نامیم. محل تلاقی این خط با منحنی‌های مربوط به ۳۸۰۰ و ۲۲۰۰۰ لوکس را به دست آورده و جریان در این نقاط را به ترتیب از روی شکل ۲-۱۵ قرائت می‌کنیم.

$$I_۱ \cong ۷۰\,\mu A = ۰/۰۷\,mA \quad \Rightarrow \quad V_{O_۱} = I_۱ R_L = ۳/۵\,V$$
$$I_۲ \cong ۲۵۰\,\mu A = ۰/۲۵\,mA \quad \Rightarrow \quad V_{O_۲} = I_۲ R_L = ۱۲/۵\,V$$

بنابراین تغییرات ولتاژ خروجی برابر $\Delta V_O = ۱۲/۵ - ۳/۵ = ۹\,V$ خواهد بود.

■

۲-۶ خلاصه

- ولتاژ آستانه هدایت V_γ در دیودهای سیلیکن و ژرمانیم به ترتیب حدود ۰/۶ و ۰/۲ ولت می‌باشند.
- جریان اشباع معکوس در دیودهای ژرمانیم نسبت به دیودهای سیلیکن بیشتر است.
- در یک دیود در حالت هدایت، جریان از رابطه تقریبی $i_D = I_S\, e^{v_D/\eta V_T}$ به دست می‌آید.
- در یک دیود با بایاس معکوس، جریان برابر جریان اشباع معکوس I_S است (قبل از ناحیه شکست).

- دو پدیده فیزیکی ضرب بهمنی و زنر در شکست یک دیود با بایاس معکوس دخالت دارند.
- در دیودهای سیلیکن با ولتاژ شکست $V_{BR} < ۶\ V$ پدیده زنر غالب است.
- مقاومت دینامیکی یک دیود در حالت هدایت از رابطه $r_d = \eta V_T / I_D$ به دست می‌آید.
- برای کاربرد هر دیود در مدارهای الکترونیکی باید به مقادیر نامی داده شده در کتابهای اطلاعات دیود توجه نمود.
- از دیود زنر در مدارهای تنظیم ولتاژ برای تثبیت ولتاژ، استفاده می‌شود. بایاس این دیود باید به صورت معکوس باشد.
- دیود خازنی در مدار به صورت معکوس بایاس می‌شود. ظرفیت خازنی این دیود از رابطه

$$C_T = C_{T.} \left(۱ + \frac{V_r}{V_.} \right)^{-۱/۲}$$

به دست می‌آید. که در آن $C_{T.} = \left[\frac{q\varepsilon N_A N_D}{۲V_. (N_A + N_D)} \right]^{۱/۲}$ است.

- دیود نورانی در مدار به صورت مستقیم بایاس می‌شود. در این دیود انرژی ناشی از ترکیب مجدد حفره و الکترونهای آزاد به صورت تابش فوتونهای نورانی آزاد می‌شود.
- دیود نوری در وضعیت بایاس معکوس در مدار قرار می‌گیرد. در این دیود افزایش شدت نور باعث ازدیاد جریان حاملهای اقلیت می‌شود.

۲-۷ مسائل

۱. الف) مطلوب است محاسبه مقادیر I_S و η برای یک دیود پیوندی که در ولتاژ مستقیم ۰٫۷ ولت، جریان $۱\ mA$ و در ولتاژ ۰٫۸ ولت، جریان $۱۰\ mA$ از آن عبور می‌کند.
ب) مقاومت دینامیکی این دیود در ولتاژهای مستقیم ۰٫۷ و ۰٫۸ ولت چقدر است؟

۲. یک دیود پیوندی در یک‌مدار، توسط یک منبع جریان I تغذیه‌می‌شود. اگر این دیود با یک دیود مشابه خود موازی شود ولتاژ مستقیم دو سر آن چه تغییری می‌کند؟

۳. جریان اشباع معکوس دیودی به ازای هر $۱۰\ ^\circ C$ افزایش دما دو برابر می‌شود.
الف) چه افزایش دمایی این جریان را تا ۳۰ برابر مقدار اولیه‌اش در دمای معمولی بالا می‌برد؟
ب) چه تغییری در دما (نسبت به $۲۵\ ^\circ C$) باعث کاهش جریان اشباع معکوس تا سطح ۰٫۱ مقدار اولیه‌اش در دمای معمولی می‌شود؟

۴. الف) در دمای معمولی در چه ولتاژی جریان اشباع معکوس یک دیود سیلیکنی به ۹۵ درصد

مقدار اشباع آن می‌رسد؟
ب) نسبت جریان دیود با ولتاژ مستقیم ۰٫۱ ولت را به جریان دیود با همان مقدار ولتاژ معکوس به دست آورید.
ج) بافرض $I_S = ۱۰\ nA$، جریان دیود را برای ولتاژهای ۰٫۵، ۰٫۶ و ۰٫۷ ولت محاسبه‌نمایید.

۵. الف) در صورتی که جریان اشباع معکوس یک دیود برابر $۱nA$ باشد به ازای چه ولتاژ مستقیمی جریان دیود برابر $۰٫۵\ \mu A$ خواهد شد؟
ب) چنانچه ولتاژ محاسبه شده در بند (الف) را به یک دیود ژرمانیم در جهت مستقیم اِعمال کنیم چه جریانی از آن عبور خواهد کرد؟ (فرض کنید $I_S = ۲۰\ \mu A$ است.)

۶. از یک دیود سیلیکنی در دمای $۳۰۰\ ^\circ K$ و در ولتاژ ۰٫۷ ولت جریان $۵\ mA$ عبور می‌کند. چنانچه ولتاژ را تا حد ۰٫۸ ولت افزایش دهیم جریان دیود چقدر خواهد شد؟ برای این دیود I_S چقدر است؟

۷. یک دیود سیلیکنی در ولتاژ مستقیم ۰٫۷ ولت در حال کار است. چنانچه دما از $۲۵\ ^\circ C$ $(V_T = ۲۶ mV)$ به $-۵۵\ ^\circ C$ کاهش یابد جریان دیود به چه میزانی تغییر خواهد کرد؟ $(\eta = ۱)$

۸. ثابت کنید که در یک پیوند $P-N$ آلیاژی (با $N_A \ll N_D$) عرض ناحیه تهی از رابطه زیر به دست می‌آید:

$$W = \left(\frac{۲\varepsilon \mu_p V_j}{\sigma_P} \right)^{۱/۲}$$

که در آن V_j اختلاف پتانسیل پیوند با وجود ولتاژ خارجی V_d است.

۹. برای یک دیود در دمای $۱۲۵\ ^\circ C$، جریان اشباع معکوس برابر $۰٫۱\ \mu A$ است.
الف) در دمای $۱۰۵\ ^\circ C$ مقاومت دینامیکی را در ولتاژ مستقیم ۰٫۸ ولت به دست آورید.
ب) در همان دما مقاومت دینامیکی را در ولتاژ معکوس ۰٫۸ ولت محاسبه نمایید.

۱۰. رابطه ۲-۱۱ را به دست آورید.
راهنمایی: برای این کار می‌توانید از تعریف ظرفیت خازنی $C_T = \frac{dQ}{dV_r}$ این گونه استفاده نمایید که ابتدا آن را به شکل $\frac{dQ}{dV_r} = \frac{dQ}{dx_P} \frac{dx_P}{dV_r}$ نوشته و به جای $\frac{dQ}{dx_P}$ مقدار معادلش (AqN_A) را قرار دهید و سپس $\frac{dx_P}{dV_r}$ را با استفاده از رابطه ۱-۲۷ که در آن $V_.$ را با $V_. + V_r$ جایگزین نموده‌اید، محاسبه کنید.

۱۱. برای یک دیود سیلیکنی، $N_D = ۱۰^{۱۵} cm^{-۳}$، $N_A \gg N_D$ و $V_\circ = ۰/۵V$ است. در صورتی که به این دیود یک ولتاژ معکوس ۱۰ ولتی اِعمال شود، مطلوب است:

الف) عرض ناحیه تهی (W)

ب) مقدار شدت میدان الکتریکی در محل پیوند

ج) مقدار ظرفیت خازنی در سانتیمتر مربع

۱۲. الف) ثابت کنید که برای یک پیوند آلیاژی $P-N$ از جنس سیلیکن (با $N_A \ll N_D$)، ظرفیت خازنی ناحیه تهی (C_T) برحسب پیکوفاراد بر سانتیمتر مربع از رابطه زیر حاصل می‌شود:

$$C_T = ۲/۹۱۳ \times ۱۰^{-۴} \left(\frac{N_A}{V_j}\right)^{۱/۲}$$

ب) در صورتی که مقاومت ویژه (ρ) بلور برابر $۴\ \Omega-cm$، اختلاف پتانسیل تماس $V_\circ$ برابر ۰/۳ ولت، ولتاژ خارجی اِعمال شده ۴ ولت و سطح مقطع دایره‌ای به قطر $۱/۲۵\ mm$ باشد، مقدار C_T را محاسبه نمایید.

۱۳. در شکل م-۱۳ جریان اشباع معکوس دو دیود ۱ و ۲ میکروآمپر است. ولتاژ شکست دو دیود مساوی و برابر ۱۰۰ ولت است.

الف) جریان و ولتاژ هر دیود را برای ولتاژهای ورودی ۸۰ و ۱۲۰ ولت به دست آورید.

ب) برای حالتی که هر دیود با یک مقاومت $۸\ M\Omega$ موازی شود، بند (الف) را حل نمایید.



شکل م-۱۳

۱۴. ظرفیت خازنی ناحیه تهی یک پیوند $P-N$ ژرمانیم با سطح مقطع $۰/۲۵\ mm^۲$ و عرض ناحیه تهی $۳ \times ۱۰^{-۴} cm$ را به دست آورید.

۱۵. در مدار شکل م-۱۵ دیود ژرمانیم در دمای معمولی دارای جریان اشباع معکوس $۱۰\ \mu A$، ولتاژ شکست $۱۰۰\ V$ و مقاومت اهمی ناچیز است. جریان مدار را در حالتهای زیر به دست آورید:

الف) دیود به صورت مستقیم بایاس شده باشد.

ب) دیود به صورت معکوس بایاس شده باشد.



شکل م-۱۵

۱۶. یک دیود سیلیکنی با یک مقاومت $۱۰\ M\Omega$ سری شده و توسط یک منبع ولتاژ ۱ ولتی به صورت معکوس بایاس شده است.

الف) ولتاژ دو سر دیود را به دست آورید.

ب) در صورتی که جای قطبهای منبع ولتاژ را عوض کنیم، ولتاژ دو سر دیود چقدر خواهد شد؟

۱۷. یک دیود سیلیکنی در دمای $۳۰۰\ ^\circ K$ و در ولتاژ ۰/۷ ولت، دارای جریان $۵\ mA$ است.

الف) جریان اشباع معکوس را محاسبه نمایید.

ب) اگر ولتاژ به ۰/۸ ولت برسد جریان چقدر خواهد شد؟

ج) چه تغییر ولتاژی در ناحیه هدایت باعث ده برابر شدن جریان می‌شود؟ (در دمای $۳۰۰\ ^\circ K$)

۱۸. در مدار شکل م-۱۸ دیودها مشابه، از نوع سیلیکن و دارای $I_S = ۱۰\ nA$ می‌باشند.

الف) در صورتی که ولتاژ شکست دیودها برابر ۱۰ ولت باشد، جریان I مدار و ولتاژ دو سر هر دیود را به دست آورید.

ب) با فرض اینکه ولتاژ شکست دیودها برابر ۵ ولت باشد جریان I مدار و ولتاژ دو سر هر دیود چقدر خواهد بود؟



شکل م-۱۸

POWEREN.IR

۱۹. مدار شکل م-۱۹ را در نظر بگیرید. با فرض $I_{S_۱} = I_{S_۲} = ۱۵\ nA$ و $I_{S_۳} = ۲I_{S_۴} = ۴۰\ nA$، ولتاژها و جریانهای دیودها را به دست آورید.



شکل م-۱۹

۲۰. در دیود ژرمانیم پدیده شکست زنر در $E_Z = ۲ \times ۱۰^۷$ ولت بر متر اتفاق می‌افتد. نشان دهید $V_Z = ۵۰/۹۳\rho_P$ است، که در آن ρ_P مقاومت ویژه بلور ژرمانیم نوع P می‌باشد. فرض کنید $N_A \ll N_D$ است.

۲۱. در مدار شکل م-۲۱ دیودها مشابه و از جنس ژرمانیم با ولتاژ شکست بیشتر از ۵ ولت هستند.

الف) ولتاژ دو سر هر دیود را در دمای معمولی به دست آورید.

RNuED

ب) چنانچه ولتاژ شکست دیودها برابر ۴٫۹ ولت و جریان اشباع معکوس $5\mu A$ باشد، جریان مدار را به دست آورید.

ج) با فرض ولتاژ شکست ۲ ولت، جریان اشباع معکوس $5\mu A$ و اضافه کردن مقاومت ۱۰۰ اهم به صورت سری در مدار، جریان مدار را به دست آورید.



شکل م-۲۱

۲۲. ثابت کنید که در یک دیود زنر که در آن $N_A \gg N_D$ است، ولتاژ زنر (V_Z) از رابطه زیر به دست می‌آید:

$$V_Z = \frac{\varepsilon E_Z^2}{2qN_D}$$

که در آن E_Z میدان لازم برای شکست زنر است.

راهنمایی: از رابطه V_0 برحسب W و نیز روابط E_0 استفاده کنید.

۳

مدارهای دیودی

POWEREN.IR

در این فصل روشهای تجزیه و تحلیل مدارهای دیودی ـ مدارهایی که در آنها از یک یا چند دیود استفاده شده است ـ را مطرح کرده و به بحث و بررسی پیرامون کاربردهای گوناگون دیود از جمله مدارهای برش، یکسوکننده‌ها، مدارهای تثبیت ولتاژ و مدارهای کلمپ[1] می‌پردازیم.

۳-۱ تجزیه و تحلیل مدارهای دیودی

منظور از تجزیه و تحلیل مدارهای دیودی، تعیین قطع یا وصل بودن دیودها، محاسبه جریان و ولتاژ شاخه‌ها و در صورت لزوم به دست آوردن مشخصه انتقالی مدار است. مشخصه انتقالی مدار یک منحنی است که تغییرات خروجی را برحسب تغییرات ورودی مشخص می‌نماید. برای تجزیه و تحلیل مدارهای دیودی می‌توان روش ترسیمی یا روش خطی‌سازی با استفاده از مدلهای دیود را به‌کار گرفت.

روش ترسیمی

این روش معمولاً در مدارهایی به‌کار می‌رود که شامل بیش از یک عنصر غیرخطی ـ که در اینجا همان دیود است ـ نباشند. در شکل ۳-۱-الف دیود به یک مدار خطی مقاومتی شامل منابع

1. Clamp



شکل ۳-۱: نمایش یک مدار دیودی و معادل تونن آن

متصل گردیده است. برای تجزیه و تحلیل این مدار ابتدا باید معادل تونن مدار داخل جعبه را جایگزین نمود (شکل ۳-۱-ب).

چنانچه معادله KVL را در مدار حاصل بنویسیم خواهیم داشت

$$v_D = V_T - R_T i_D \qquad (۱-۳)$$

پاسخ مورد نظر $(V_{DQ}\ ,\ I_{DQ})$، از یک طرف باید در معادله فوق صدق کند و از طرف دیگر باید بر روی منحنی مشخصه دیود (v_D, i_D) قرار داشته باشد. معادله مذکور در رابطه ۳-۱ نمایش یک خط در صفحه $(v\ ,\ i)$ است که آن را **خط بار** می‌نامند. برای به دست آوردن پاسخ، می‌توان منحنی مشخصه دیود و خط بار را در یک صفحه مختصات مشترک رسم نمود. در این صورت مختصات نقطه تقاطع Q موسوم به **نقطه کار** دیود، پاسخ مورد نظر است (شکل ۳-۲).

مثال ۳-۱: در مدار شکل ۳-۳ جریان شاخه‌ها را به دست آورید.



شکل ۳-۲: نمایش روش ترسیمی در حل مدار دیودی



شکل ۳-۳: مدار مثال ۳-۱

حل:

ابتدا باید مدار معادل تونن سمت چپ aa' را به دست آوریم (شکل ۳-۴).

$$R_T = ۳ + ۳ \| ۶ = ۳ + ۲ = ۵\,K\Omega$$

برای به دست آوردن ولتاژ مدار باز (V_T) می‌توان از تقسیم ولتاژ و قضیه جمع آثار استفاده نمود.

$$V_T = \frac{۶}{۳+۶} \times ۴٫۵ + ۲ = ۵\,V$$

باتوجه به رابطه ۳-۱ و مقادیر به‌دست آمده برای V_T و R_T معادله خط بار به صورت زیر است:

$$v_D = ۵ - ۵\,i_D$$

در شکل ۳-۵ خط بار و مشخصه دیود رسم شده است. ملاحظه می‌شود که خط بار، مشخصه دیود را در نقطه Q قطع نموده است. مختصات این نقطه را می‌توان از روی شکل به دست آورد.

$$I_{DQ} = ۰٫۸۵\,mA \qquad V_{DQ} = ۰٫۸\,V$$

اکنون با داشتن این دو کمیت و با توجه به شکل ۳-۳ می‌توان بقیه جریانها را محاسبه نمود.



شکل ۳-۴: مدار معادل تونن سمت چپ aa' در شکل ۳-۳



شکل ۳-۵: منحنی مشخصه دیود و خط بار مدار مثال ۳-۱

$$I_۲ = I_{DQ} = ۰/۸۵\, mA$$

$$V_{BN} = -۲ + ۳ \times ۰/۸۵ + ۰/۸ = ۱/۳۵\, V$$

$$I_۲ = \frac{V_{BN}}{۶} = \frac{۱/۳۵}{۶} = ۰/۲۲۵\, mA$$

$$I_۱ = I_۲ + I_۳ = ۰/۸۵ + ۰/۲۲۵ = ۱/۰۷۵\, mA$$

■

مدلسازی دیود

در مواردی که بیش از یک دیود در مدار داشته باشیم کاربرد روش ترسیمی نه تنها مشکل است بلکه از دقت کافی نیز برخوردار نیست. زیرا به دست آوردن پاسخ به پیداکردن مختصات نقطه تلاقی دو یا چند مشخصه غیرخطی منجر می‌شود. در این موارد بهتر است دیود را با یک مدل خطی مناسب جایگزین نموده و سپس به تجزیه و تحلیل مدار بپردازیم. در این بخش **مدل ایده‌آل** و **مدل خطی پاره‌ای** دیود را معرفی می‌نماییم.

مدل ایده‌آل: در این مدل مشخصه واقعی دیود با مشخصه ایده‌آل شکل ۳-۶ تقریب زده می‌شود. این مدل، مشخصه دیود را در حالت هدایت (بایاس مستقیم)، اتصال کوتاه و در حالت قطع (بایاس معکوس)، مدار باز در نظر می‌گیرد.در حقیقت، در این مدل ولتاژ آستانه هدایت (V_γ)، مقاومت دینامیکی دیود در بایاس مستقیم و جریان معکوس دیود برابر صفر فرض شده‌اند. استفاده از مدل ایده‌آل دیود درک مدارهای دیودی را آسانتر نموده و چنانچه ولتاژ آستانه هدایت دیود در مقایسه با سایر ولتاژهای مدار قابل صرف‌نظر باشد؛ این مدل از دقت کافی برخوردار خواهد بود.



شکل ۳-۶: مشخصه دیود ایده‌آل



شکل ۳-۷: مشخصه دیود در مدل خطی پاره‌ای

مدل خطی پاره‌ای: در این مدل مشخصه دیود توسط دو خط مطابق شکل ۳-۷ تقریب زده می‌شود. همان‌طور که دیده می‌شود، برای ولتاژهای بزرگتر از V_γ، که دیود در حالت هدایت قرار می‌گیرد، مقاومت دیود برابر R_f و برای حالت قطع مقاومت آن برابر R_r در نظر گرفته شده است. در این مشخصه بخش $v_D \geq V_\gamma$ را می‌توان توسط مقاومت R_f و یک منبع ولتاژ به اندازه V_γ و بخش $v_D < V_\gamma$ را با یک مقاومت برابر R_r مدلسازی نمود (شکل ۳-۸). معمولاً مقاومت هدایت R_f دیود حدود ۲۰ تا ۳۰ اهم و مقاومت معکوس R_r آن در حدود چند صد کیلو اهم است.

مثال ۳-۲: مدار شکل ۳-۹ را مدار معادل مدل خطی پاره‌ای دیود (شکل ۳-۷) در نظر گرفته و مقاومتهای $R_۱$، $R_۲$ و V_R را برحسب پارامترهای مدل (V_γ، R_f و R_r) به دست آورید.

حل:

با توجه به شکل ۳-۹ نقطه شکست در $v_D = V_R$ است. به ازای $v_D < V_R$ دیود قطع است و مقاومت مدار برابر $R_۲$ می‌شود و برای $v_D > V_R$ دیود هدایت نموده و مقاومت معادل مدار مساوی $R_۱ \| R_۲$ می‌شود. بنابراین در مقایسه با مدل خطی پاره‌ای داده شده خواهیم داشت



شکل ۳-۸: مدارهای معادل دیود در مدل خطی پاره‌ای



شکل ۳-۹: مدار مثال ۳-۲

$$V_R = V_\gamma, \qquad R_2 = R_f$$

$$R_1 \| R_2 = R_f \Rightarrow R_1 = \frac{R_2 R_f}{R_2 - R_f}$$

■

مثال ۳-۳: می‌خواهیم با استفاده از مدار شکل ۳-۱۰ یک مدل خطی پاره‌ای شامل سه قسمت خطی برای مشخصه غیرخطی $i = ۰/۱v^۲$ به دست آوریم. در این معادله v برحسب ولت و i برحسب میلی‌آمپر است. مقادیر مقاومتهای $R_۱$، $R_۲$ و $R_۳$ را طوری تعیین‌کنید که مدل خطی پاره‌ای، در ولتاژهای ۱، ۵ و ۷ ولت دقیقاً بر مشخصه غیرخطی منطبق‌باشد (دیودها ایده‌آل هستند).

حل:

با توجه به مدار شکل ۳-۱۰، برای $۰ < v < ۲\,V$ هر دو دیود در حالت قطع هستند و معادله مشخصه به صورت $v = R_۱ i$ است. چون می‌خواهیم نقطه $v = ۱\,V$ بر روی مشخصه $i = ۰/۱v^۲$



شکل ۳-۱۰: مدار مثال ۳-۳

قرار گیرد، پس باید داشته باشیم

$$i = (۰/۱)(۱)^۲ = ۰/۱ \Rightarrow ۱ = R_۱ \times ۰/۱ \Rightarrow R_۱ = ۱۰\,K\Omega$$

برای $۲\,V < v < ۶\,V$، تنها $D_۱$ هدایت می‌کند و خواهیم داشت

$$i = \frac{v}{R_۱} + \frac{v - ۲}{R_۲}$$

$$v = ۵V \Rightarrow i = (۰/۱)(۵)^۲ = \frac{۵}{۱۰} + \frac{۵ - ۲}{R_۲} \Rightarrow R_۲ = ۱/۵\,K\Omega$$

در $v > ۶\,V$ هر دو دیود هدایت می‌کنند و مشخصه به صورت زیر است:

$$i = \frac{v}{R_۱} + \frac{v - ۲}{R_۲} + \frac{v - ۶}{R_۳}$$

$$v = ۷V \Rightarrow i = (۰/۱)(۷)^۲ = \frac{۷}{۱۰} + \frac{۷ - ۲}{۱/۵} + \frac{۷ - ۶}{R_۳} \Rightarrow R_۳ \cong ۱/۱۵\,K\Omega$$

■

۳-۲ تجزیه و تحلیل سیگنال کوچک

در بررسیهایی که تاکنون انجام دادیم تمامی منابع ولتاژ به‌کار رفته منابع DC بودند و بنابراین برای همه ولتاژها و جریانهای مدار مقادیر ثابتی به دست می‌آمد. اکنون می‌خواهیم به تجزیه و تحلیل حالتی بپردازیم که از دیود در مدارهای شامل منابع **سیگنال کوچک** استفاده می‌شود. منظور از سیگنال کوچک، یک ولتاژ یا جریان متناوب است که دامنه تغییرات آن در مقایسه با اندازه ولتاژ یا جریان DC که با آن همراه می‌شود کوچک است. به عبارت دیگر سیگنال کوچک را می‌توان یک تغییرات جزیی در اطراف مقادیر ثابت ولتاژ و جریان در نظر گرفت. در این صورت در تجزیه و تحلیل مدارهای شامل منابع سیگنال کوچک، ابتدا لازم است مقادیر ثابت را که ناشی از منابع DC هستند معین نماییم. برای این منظور کافی است منابع سیگنال را متحد با صفر قرار دهیم. پس از تعیین مقادیر ثابت کمیتهای ولتاژ و جریان مورد نظر، منابع DC را متحد با صفر قرار داده و مدار را تنها با منابع سیگنال در نظر گرفته و تغییرات جریانها و ولتاژها را محاسبه می‌نماییم*. در مورد دیود می‌دانیم که نسبت تغییرات ولتاژ به تغییرات جریان دو سر آن همان مقاومت دینامیکی دیود (r_d) است. بنابراین در بررسی سیگنال کوچک می‌توان دیود را با مقاومت دینامیکی آن جایگزین نمود.

---

* از این پس در نحوه نمایش کمیتهای جریان و یا ولتاژ DC و ac قراردادهای زیر را به کار خواهیم برد. مثلاً $i_d(t)$ مقدار لحظه‌ای سیگنال (ac خالص)، I_D مقدار DC خالص و $i_D(t)$ مقدار کلی شامل ac و DC می‌باشد $[i_D(t) = I_D + i_d(t)]$. همچنین در مورد سیگنال سینوسی از I_d برای نمایش فازور آن استفاده می‌شود.

RLFR
iNuED



شکل ۳-۱۱: مدار مثال ۳-۴

مثال ۳-۴: مدار شکل ۳-۱۱-الف را در نظر بگیرید. مشخصه دیود D در شکل ۳-۱۱-ب نمایش داده شده است. منبع v_s مولد سیگنال سینوسی با دامنه ۱۰ mV می‌باشد. مدار را از نقطه نظر DC بررسی کرده و دامنه سیگنال v_o را به دست آورید. خازن C را در فرکانس موج سینوسی اتصال کوتاه فرض کنید.

حل:

ابتدا منبع سیگنال را اتصال کوتاه فرض می‌کنیم. مدار معادل DC به صورت شکل ۳-۱۲ خواهد بود. معادله خط بار DC عبارت است از

$$V_D = ۴ - ۱/۶\, I_D$$

خط بار منحنی مشخصه را در نقطه Q قطع می‌کند.

$$I_D = I_{DQ} \cong ۱/۹\, mA \quad , \quad V_D = V_{DQ} = ۰/۹۶\, V$$



شکل ۳-۱۲: مدار معادل DC مثال ۳-۴

از نظر سیگنال مدار به صورت شکل ۳-۱۳ در خواهد آمد.



شکل ۳-۱۳: مدار معادل ac مثال ۳-۴

ابتدا لازم است r_d در نقطه کار Q محاسبه شود.

$$r_d = \frac{\eta V_T}{I_{DQ}} = \frac{۲ \times ۲۶}{۱/۹} \cong ۲۷/۴\ \Omega$$

و از آنجا

$$v_o = \frac{R_۱ \parallel R_۲}{r_d + (R_۱ \parallel R_۲)} v_s \cong ۹/۲ \sin\omega t\ \ mV$$

■

مثال ۳-۵: مدار شکل ۳-۱۴ را در نظر بگیرید. فرض کنید رابطه ولتاژ ـ جریان دیود، با یک تقریب خطی مناسب به صورت زیر است:

$$i_D = \begin{cases} ۸۰(v_D - ۰/۶) & v_D \geq ۰/۶ \\ ۰ & v_D < ۰/۶ \end{cases}$$

در رابطه فوق v_D برحسب ولت و i_D برحسب میلی‌آمپر است.

الف) مدار معادل نورتن در دو سر دیود را به دست آورید.

ب) نقطه کار DC دیود را مشخص کنید.

ج) رابطه کلی ولتاژ دیود یعنی $v_D(t) = V_D + v_d(t)$ را تعیین نمایید.

حل:

الف) مقاومت معادلی که از دو سر دیود دیده می‌شود عبارتست از

$$R_N = R_{eq} = ۱۰۰۰ \parallel ۲۵۰ \parallel ۵۰ = ۴۰\ \Omega$$

برای جریان اتصال کوتاه بین دو سر دیود داریم

$$i_N = i_{SC} = \frac{۲}{۰/۰۵} + \frac{۰/۱ \sin\omega t}{۱} - \frac{۱}{۰/۲۵} = ۳۶ + ۰/۱ \sin\omega t$$



شکل ۳-۱۴: مدار مثال ۳-۵



شکل ۳-۱۵: مدار معادل نورتن برای مدار شکل ۳-۱۴

مدار معادل نورتن برای دو سر دیود در شکل ۳-۱۵ دیده می‌شود.

ب) در مدار شکل ۳-۱۵ از نقطه نظر DC می‌توان نوشت

$$\text{KCL} \quad I_D = I_N - \frac{V_D}{R_N} = ۳۶ - \frac{V_D}{۰/۰۴}$$

نقطه کار DC دیود باید از یک طرف بر روی خط بار DC با معادله فوق قرار داشته باشد و از طرف دیگر در رابطه داده شده برای ولتاژ ـ جریان دیود صدق کند. اگر دیود را در ناحیه قطع ($I_D = ۰$) فرض کنیم پاسخ $V_D = ۱/۴۴ V$ به دست می‌آید که در رابطه ولتاژ ـ جریان دیود صدق نمی‌کند و بنابراین فرض قطع بودن دیود صحیح نیست و نقطه کار DC در ناحیه هدایت دیود قرار دارد. پس داریم

$$I_{DQ} = ۸۰(V_{DQ} - ۰/۶) = ۳۶ - \frac{V_{DQ}}{۰/۰۴} \Rightarrow V_{DQ} = ۰/۸V \quad , \quad I_{DQ} = ۱۶\ mA$$

ج) برای بررسی تغییرات ولتاژ دو سر دیود از دید سیگنال کوچک و محاسبه $v_d(t)$، دیود را با مقاومت دینامیکی آن جایگزین می‌نماییم. طبق تعریف برای r_d داریم

$$r_d = \left(\frac{di_D}{dv_D}\right)^{-1}\Big|_Q = \frac{۱}{۸۰} K\Omega = ۱۲/۵\ \Omega$$

با قرار دادن r_d به جای دیود در مدار شکل ۳-۱۵، برای $v_d(t)$ می‌توان نوشت

$$v_d(t) = (r_d \parallel R_N) i_n(t) = (۱۲/۵ \parallel ۴۰)(۰/۱ \sin \omega t)$$

$$\cong ۰/۹۵۲ \sin \omega t \ \ mV$$

بنابراین، رابطه کلی ولتاژ دیود عبارتست از

$$v_D(t) = ۰/۸ + ۹/۵۲ \times ۱۰^{-۴} \sin \omega t \ \ V$$

■

۳-۳ مدارهای برش

مدارهای برش را مدارهای محدودکننده نیز می‌نامند. این مدارها برای انتخاب بخشی از یک سیگنال که بالاتر و یا پایین‌تر از مقدار معینی باشد به‌کار می‌روند. در شکل ۳-۱۶-الف یک مدار برش ساده مشاهده می‌شود. این مدار شکل موج ورودی را در سطح V_R برش می‌دهد.

برای درک چگونگی عملکرد این مدار ابتدا دیود را ایده‌آل فرض می‌کنیم. در این صورت به ازای ولتاژهای ورودی کوچکتر از V_R، ولتاژ آند دیود از ولتاژ کاتد آن کوچکتر بوده و در نتیجه دیود به صورت معکوس بایاس شده و همانند مدار باز عمل می‌نماید. چون در این حالت، جریانی از مدار عبور نمی‌کند، افت ولتاژ روی مقاومت R برابر صفر بوده و ولتاژ خروجی برابر ولتاژ ورودی است ($v_O = v_I$). در شکل ۳-۱۶-ب مشخصه انتقالی مدار نشان داده شده است و همان‌طور که دیده می‌شود در $v_I \le V_R$ معادله مشخصه خط $v_O = v_I$ است. به ازای ولتاژهای ورودی بزرگتر از V_R، دیود هدایت نموده و ولتاژ دو سر آن صفر خواهد بود. در نتیجه برای این مقادیر ولتاژ ورودی، ولتاژ خروجی ثابت و برابر V_R است (شکل ۳-۱۷).

با کمک مشخصه انتقالی می‌توان برای یک شکل موج ورودی معین، شکل موج خروجی را به دست آورد. در شکل ۳-۱۸ دیده می‌شود که مدار برش شکل ۳-۱۶ قسمتی از سیگنال ورودی را که بالای سطح V_R قرار دارد بریده و حذف می‌نماید.



ب) مشخصه انتقالی



الف) یک مدار برش ساده

شکل ۳-۱۶: مدار برش



ب) $v_I \ge V_R$ (دیود وصل)



الف) $v_I < V_R$ (دیود قطع)

شکل ۳-۱۷: مدارهای معادل مدار شکل ۳-۱۶

در این مدار چنانچه جای دو سر دیود را عوض کنیم خواهیم دید که برش باز هم در سطح V_R صورت می‌گیرد، اما این بار قسمت زیر سطح V_R حذف گردیده و قسمت بالای آن باقی می‌ماند. در شکل ۳-۱۹ مشخصه انتقالی مدار برش جدید به همراه شکل موج خروجی آن به ازای سیگنال مثلثی ورودی نشان داده شده است.



شکل ۳-۱۸: نحوه به دست آوردن شکل موج خروجی مدار برش
با استفاده از شکل موج ورودی و مشخصه انتقالی آن



شکل ۳-۱۹: مشخصه انتقالی و شکل موج خروجی مدار برش شکل ۳-۱۶ (با **تغییر جهت دیود**)

با دقت در مشخصه‌های انتقالی شکلهای ۳-۱۶ و ۳-۱۹، می‌توان دید که نقطه شکست دقیقاً ر $v_I = V_R$ قرار دارد. واضح است، چنانچه بخواهیم برش در سطوح منفی انجام شود باید V_R را نفی انتخاب نماییم. به عبارت دیگر باید جای قطبهای منبع ولتاژ V_R را عوض کنیم.

در هر یک از مدارهای مورد بحث با تعویض جای مقاومت و دیود نیز یک مدار برش حاصل ی‌شود. به عنوان مثال، مدار شکل ۳-۱۶ را در نظر بگیرید. با تغییر محل دیود و مقاومت می‌توان جهت دیود را طوری انتخاب کرد که مشخصه انتقالی مدار تغییر نکند. مدار شکل ۳-۲۰ همان مدار شکل ۳-۱۶ است که در آن جای دیود و مقاومت را عوض کرده‌ایم.

در بررسی مدارهای برش تاکنون دیود را ایده‌آل فرض نمودیم. چنانچه بخواهیم این فرض ساده کننده را کنار بگذاریم، می‌توانیم دیود را با مدل خطی پاره‌ای آن جایگزین نماییم. در این صورت ولتاژ V_γ با علامت مناسب با V_R جمع جبری می‌شود و بنابراین سطح برش و یا نقطه شکست مشخصه انتقالی در V_R نخواهد بود. ضمناً شیب قسمتهای مختلف مشخصه نیز تغییر خواهد کرد. برای روشن شدن مطلب مدار شکل ۳-۱۶ را در نظر می‌گیریم. اگر به جای دیود مدل خطی پاره‌ای ن (شکل ۳-۸) را جایگزین نماییم، مدار شکل ۳-۲۱ حاصل می‌شود. برای حالت وصل دیود به شرط $(v_I \geq (V_R + V_\gamma)$، با توجه به شکل ۳-۲۱-الف و با استفاده از قضیه جمع آثار داریم

$$v_O = \frac{R_f}{R_f + R} v_I + \frac{R}{R_f + R}(V_\gamma + V_R) \qquad (۳-۲)$$

در مورد شکل ۳-۲۱-ب که مربوط به حالت قطع دیود است، با در نظر گرفتن این واقعیت که معمولاً $R_f \gg R$ است، می‌توان نوشت

$$v_O \cong v_I \qquad (۳-۳)$$

با استفاده از روابط ۳-۲ و ۳-۳ که به ترتیب مربوط به $v_I \geq (V_R + V_\gamma)$ و $v_I < (V_R + V_\gamma)$



شکل ۳-۲۰: مدار برش شکل ۳-۱۶ با تعویض محل R و D و مشخصه انتقالی آن

هستند می‌توان مشخصه انتقالی را به دست آورد و از روی آن شکل موج خروجی را پیدا نمود (شکل ۳-۲۲).

با توجه به شکل ۳-۲۲ مشاهده می‌کنیم که سیگنال خروجی در سطح $V_R + V_\gamma$ به طور کامل برش نشده و ناصاف است. بدیهی است که علت این امر صفر نبودن شیب منحنی مشخصه در



شکل ۳-۲۱: جایگزینی دیود با مدل خطی پاره‌ای آن در مدار برش شکل ۳-۱۶



شکل ۳-۲۲: نمایش مشخصه انتقالی و شکل موجهای ورودی و خروجی مدار شکل ۳-۱۶ با جایگزینی دیود با مدل خطی پاره‌ای

$v_I \geq (V_R + V_\gamma)$ است. اگر بخواهیم سطح برش کاملاً تختی داشته باشیم باید $R_f \ll R$ باشد. رابطه‌های $R_f \ll R$ و $R_r \gg R$ را می‌توان با در نظر گرفتن یک ضریب K خیلی بزرگ به صورت زیر نیز نوشت:

$$R = KR_f \qquad (۴-۳)$$

$$R_r = KR \qquad (۵-۳)$$

از دو شرط مذکور روابط زیر حاصل می‌شود:

$$R = \sqrt{R_f R_r} \qquad (۶-۳)$$

$$K = \sqrt{R_r / R_f} \qquad (۷-۳)$$

روابط فوق را می‌توان این گونه تعبیر کرد که اولاً برای اینکه K خیلی بزرگ باشد، باید مقاومت معکوس R_r دیود خیلی بزرگتر از مقاومت مستقیم R_f آن باشد. این شرط در حقیقت، شرط مناسب بودن یک دیود را برای مدار برش بیان می‌کند. ثانیاً برای مقاومت مدار برش (R)، مناسبترین مقدار، واسطه هندسی بین مقاومتهای R_f و R_r است (رابطه ۳-۶). با دو شرط مذکور می‌توان دیود و مقاومت مناسب برای طرح یک مدار برش را انتخاب نمود.

برش یک سیگنال می‌تواند همزمان در سطوح مثبت و منفی صورت گیرد. در شکل ۳-۲۳ یک مدار برش در دو سطح و مشخصه انتقالی آن نمایش داده شده است. برای بررسی مدارهای شامل بیش از یک دیود، عموماً از مدل ایده‌آل دیود استفاده می‌شود.

برای درک چگونگی عملکرد مدار شکل ۳-۲۳-الف، می‌توان از جدول ۳-۱ کمک گرفت. در این جدول وضعیت دیودها و ولتاژ خروجی به‌ازای مقادیر مختلف ولتاژ ورودی مشخص شده‌است.

در بعضی از مدارهای برش، به جای منبع ولتاژ از دیود زنر استفاده می‌نمایند. با توجه به اینکه دیود زنر فقط در ناحیه شکست می‌تواند نقش یک منبع ولتاژ را ایفا نماید کاربرد آن در همه طرحهای مدارهای برش عملی نیست. در شکل ۳-۲۴ چند طرح مدار برش با استفاده از دیود زنر نمایش داده شده است. همان‌طور که ملاحظه می‌شود تنها مدار ۳-۲۴-الف صحیح و عملی است و دو مدار دیگر کار نخواهند کرد. (چرا؟)

جدول ۳-۱: وضعیت دیودها، ولتاژ ورودی و ولتاژ خروجی در مدار شکل ۳-۲۳

دیود D_1	دیود D_2	ولتاژ ورودی	ولتاژ خروجی
قطع	وصل	$v_I < -V_{R_2}$	$v_O = -V_{R_2}$
قطع	قطع	$-V_{R_2} \leq v_I < V_{R_1}$	$v_O = v_I$
وصل	قطع	$V_{R_1} < v_I$	$v_O = V_{R_1}$



شکل ۳-۲۳: نمایش یک مدار برش دو سطحی



شکل ۳-۲۴: استفاده از دیود زنر در مدارهای برش

در خاتمه این بخش یادآور می‌شویم که اگر مداری صرفاً حاوی منابع DC باشد، دیودهای آن فقط در یک حالت قرار گرفته، جهت تجزیه و تحلیل مدار می‌توان از روش سه مرحله‌ای «فرض اولیه، حل مدار، بررسی صحت فرض» استفاده نمود و در صورت عدم صحت فرض اولیه این روند را تا رسیدن به یک حالت صحیح برای دیودها ادامه داد. اما اگر هدف، یافتن مشخصه انتقالی مدار باشد، طبیعی است که ورودی آن می‌تواند در محدوده‌ای وسیع تغییر نموده و دیودهای مدار در حالتهای مختلفی قرار گیرند. در چنین وضعیتی برای تجزیه و تحلیل مدار و یافتن مشخصه انتقالی آن، باید همه حالتهای آن را در نظر گرفته و برای هر حالت علاوه بر محاسبه ولتاژ خروجی، شرایط لازم برای قرار گرفتن دیودها در آن وضعیت را به دست آورد. برای این منظور، جهت بررسی صحت فرض یا به دست آوردن شرایط لازم برای دیودها، از مدل ایده‌آل دیود استفاده می‌شود؛ برای دیودهای وصل ($v_D = 0$) مثبت بودن جریان دیود و برای دیودهای قطع ($i_D = 0$) منفی بودن ولتاژ آن بررسی می‌شود. مثال زیر روشن کننده این روش تجزیه و تحلیل است.

مثال ۳-۶: در مدار شکل ۳-۲۵ با فرض ایده‌آل‌بودن دیودها، مشخصه انتقالی را محاسبه و رسم کنید.

حل:

از آنجا که مشخصه انتقالی مدار مورد نظر است، همه حالتهای دیودها باید بررسی شوند.

- **حالت اول:** ابتدا فرض می‌کنیم هر دو دیود قطع باشند، در این صورت روشن است که



شکل ۳-۲۵: مدار مثال ۳-۶

$v_O = 2\,V$ بوده و برای یافتن شرایط لازم، باید منفی بودن ولتاژ دیودها بررسی شوند. از آنجا که در این وضعیت هیچ جریانی در مدار برقرار نیست؛ داریم

$$v_{D_1} = v_I - v_O \le 0 \quad \Rightarrow \quad v_I \le 2\,V$$
$$v_{D_2} = v_O - 5 = -3 < 0$$

با توجه به برقرار بودن شرط دوم، تنها شرط لازم در این حالت $v_I \le 2\,V$ است.

- **حالت دوم:** حال دیود D_1 را قطع و دیود D_2 را وصل در نظر می‌گیریم. اگرچه به طور کیفی و بدون محاسبه، امکانپذیر نبودن این فرض واضح است، اما از نظر مداری نیز داریم

$$i_{D_2} = \frac{}{10+5} = -0.2\,mA < 0$$

که به طور آشکار با وصل بودن دیود D_2 منافات دارد و لذا چنین وضعیتی امکانپذیر نیست.

- **حالت سوم:** در این وضعیت دیود D_1 را وصل و D_2 را قطع در نظر می‌گیریم. در این صورت با استفاده از جمع آثار داریم

$$v_O = \frac{v_I}{10+10} \times 10 + \frac{2}{10+10} \times 10 = \frac{1}{2} v_I + 1$$

اما شرایط لازم برای این وضعیت عبارتست از

$$i_{D_1} = \frac{v_I - v_O}{10} = \frac{1}{20} v_I - \frac{1}{10} \ge 0 \quad \Rightarrow \quad v_I \ge 2$$

$$v_{D_2} = v_O - 5 = \frac{1}{2} v_I - 4 \le 0 \quad \Rightarrow \quad v_I \le 8$$

بنابراین

$$2 \le v_I \le 8 \quad \Rightarrow \quad v_O = \frac{1}{2} v_I + 1$$

- **حالت چهارم:** در آخرین حالت هر دو دیود را وصل در نظر می‌گیریم. در این صورت $v_O = 5\,V$ است و از معادله KCL در گره A داریم

$$\frac{v_I - v_A}{10} - \frac{v_A - 2}{10} - \frac{v_A - 5}{5} = 0 \quad \Rightarrow \quad v_A = \frac{1}{4} v_I + 3$$

$$i_{D_1} = \frac{v_I - v_A}{10} = \frac{3v_I - 12}{40} \ge 0 \quad \Rightarrow \quad v_I \ge 4$$

$$i_{D_2}=\frac{v_A-۵}{۵}=\frac{v_I-۸}{۲۰}\geq ۰ \Rightarrow v_I\geq ۸$$

و چون هر دو شرط فوق باید همزمان برقرار باشند، داریم

$$v_I\geq ۸ \Rightarrow v_O=۵$$

جدول ۳-۲ نمایانگر وضعیتهای ممکن برای مدار بوده و مشخصه انتقالی مدار به صورت شکل ۳-۲۶ است. همان‌طور که ملاحظه می‌شود مشخصه انتقالی دارای دو نقطه شکست است. معمولاً در مشخصه انتقالی به تعداد دیودهای موجود در مدار نقطه شکست خواهیم داشت.

جدول ۳-۲: وضعیت دیودها، ولتاژ ورودی و ولتاژ خروجی در مثال ۳-۶

دیود D_1	دیود D_2	ولتاژ ورودی V_I	ولتاژ خروجی V_O
قطع	قطع	$v_I < ۲V$	$v_O = ۲V$
وصل	قطع	$۲V \leq v_I < ۸V$	$v_O=\frac{v_I}{۲}+۱$
وصل	وصل	$۸V < v_I$	$v_O = ۵V$



شکل ۳-۲۶: مشخصه انتقالی مدار مثال ۳-۶

■

۳-۴ یکسوکننده‌ها و مدارهای صافی

تقریباً در تمامی دستگاههای الکترونیکی که با برق شهر کار می‌کنند، بخشی به نام منبع تغذیه در داخل و یا درکنار آن وجود دارد که ولتاژ ۲۲۰ ولت متناوب برق شهر را به یک یا چند ولتاژ DC مورد نیاز آن دستگاه تبدیل می‌کند. در یک منبع تغذیه ابتدا توسط یک ترانسفورماتور، ولتاژ ۲۲۰ ولت را به ولتاژهای مورد نیاز تبدیل نموده و سپس آن را یکسو می‌نمایند. ولتاژ یکسو شده را پس از عبور از صافی به تنظیم‌کننده ولتاژ می‌دهند. خروجی تنظیم‌کننده یک ولتاژ DC با درصد تغییرات قابل قبول است. در شکل ۳-۲۷ بلوک دیاگرام یک منبع تغذیه نمایش داده شده است.



شکل ۳-۲۷: بلوک دیاگرام یک منبع تغذیه

در ادامه این فصل به بحث پیرامون یکسوکننده نیم موج، یکسوکننده تمام موج، صافی خازنی و تنظیم‌کننده ولتاژ ساده با دیود زنر خواهیم پرداخت.

یکسوکننده نیم موج

با استفاده از یکسوکننده‌های نیم موج می‌توان نیم‌سیکلهای مثبت یا منفی یک ولتاژ متناوب را حذف نمود. در شکل ۳-۲۸ مدار یکسوکننده نیم موج (مثبت) نشان داده شده است.

ولتاژ ورودی v_I معمولاً توسط یک ترانسفورماتور ورودی تأمین می‌شود. چنانچه از ولتاژ آستانه هدایت (V_γ) دیود صرف‌نظر کنیم، در نیم‌سیکلهای مثبت ولتاژ ورودی، دیود هدایت نموده و می‌توان آن را به صورت یک مقاومت کوچک R_f در نظر گرفت. بنابراین در این نیم سیکلها داریم

$$\propto \quad i=\frac{v_I}{R_f+R_L} \qquad (۸-۳)$$



شکل ۳-۲۸: یکسوکننده نیم موج

اگر ولتاژ ورودی دارای شکل موج سینوسی با دامنه V_m باشد $(v_I(t) = V_m \sin \omega t)$، دامنه جریان I_m برابر است با

$$I_m = \frac{V_m}{R_f + R_L} \qquad (۹-۳)$$

در نیم‌سیکلهای منفی ولتاژ ورودی، دیود در حالت قطع است. در صورتی که مقاومت معکوس R_r دیود را بی‌نهایت فرض کنیم $(R_r \gg R_L)$، در این نیم سیکلها جریان مدار و در نتیجه ولتاژ خروجی برابر صفر می‌شود.

مقادیر متوسط جریان و ولتاژ: اگر در مدار شکل ۳-۲۸ یک آمپرمتر DC به صورت سری قرار گیرد، این آمپرمتر مقدار متوسط جریان را نشان خواهد داد. با توجه به تعریف مقدار متوسط یک تابع متناوب داریم

$$I_{dc} = \frac{1}{2\pi}\int_0^{2\pi} i(\alpha)d\alpha = \frac{1}{2\pi}\int_0^{\pi} I_m \sin \alpha d\alpha = \frac{I_m}{\pi} \qquad (۱۰-۳)$$

در انتگرال فوق به جای متغیر ωt، از متغیر α استفاده شده است. همان‌طور که ملاحظه می‌شود جریان DC مدار برابر $\frac{1}{\pi}$ دامنه جریان در نیم سیکلهای مثبت می‌باشد.

حال ببینیم یک ولتمتر DC ولتاژ دوسر مقاومت R_L را چقدر نشان خواهد داد. بدیهی است که این ولتاژ برابر خواهد بود با

$$V_{dc} = R_L I_{dc} = \frac{R_L I_m}{\pi} \qquad (۱۱-۳)$$

در مورد ولتاژ دو سر دیود ممکن است تصور کنیم یک ولتمتر DC این ولتاژ را برابر $I_{dc}\ R_f$ نشان خواهد داد که البته این طور نیست. هنگامی که دیود هدایت می‌کند ولتاژ لحظه‌ای دو سر آن $R_f i(t)$ بوده و موقعی که در حالت قطع است، چون جریانی از مدار عبور نمی‌کند $(R_r = \infty)$، تمامی ولتاژ ورودی در دو سر دیود ظاهر می‌شود (شکل ۳-۲۹). بنابراین ولتاژ دو سر دیود عبارت است از

$$v_D(t) = \begin{cases} I_m R_f \sin \alpha & 0 \le \alpha \le \pi \\ V_m \sin \alpha & \pi < \alpha \le 2\pi \end{cases} \qquad (۱۲-۳)$$

با توجه به شکل موج $v_D(t)$، مقدار متوسط این ولتاژ (V'_{dc}) باید منفی باشد. اکنون V'_{dc} را محاسبه می‌نماییم.

$$V'_{dc} = \frac{1}{2\pi}\left[\int_0^{\pi} I_m R_f \sin \alpha d\alpha + \int_{\pi}^{2\pi} V_m \sin \alpha d\alpha\right]$$

$$= \frac{1}{\pi}(I_m R_f - V_m) = \frac{1}{\pi}[I_m R_f - I_m(R_f + R_L)]$$



شکل ۳-۲۹: شکل موج ولتاژ دو سر دیود در مدار یکسوکننده نیم موج

که برابر است با

$$V'_{dc} = -\frac{I_m R_L}{\pi} \qquad (۱۳-۳)$$

و این عبارت با مقدار $V_{dc} = (I_m/\pi)R_L$ که قبلاً به دست آوردیم سازگار است. زیرا

$$V'_{dc} = V_{I,dc} - V_{dc} = 0 - \frac{I_m}{\pi}R_L = -\frac{I_m R_L}{\pi} \qquad (۱۴-۳)$$

چون شکل موج ولتاژ ورودی سینوسی کامل است، مقدار DC آن یعنی $V_{I,dc}$ برابر صفر است.

مقادیر مؤثر جریان و ولتاژ: در درس اندازه‌گیری الکتریکی می‌آموزید که ولتمتر و آمپرمتر AC در حقیقت مقادیر مؤثر ولتاژ و جریان را اندازه‌گیری می‌کنند. یک آمپرمتر AC جریان مدار یکسوکننده نیم موج را برابر $I_m/2$ نشان خواهد داد. زیرا بنابه تعریف مقدار مؤثر یک کمیت متناوب، I_{rms} برابر است با

$$I_{rms} = \left[\frac{1}{2\pi}\int_0^{2\pi} (i(\alpha))^2 d\alpha\right]^{1/2} = \left[\frac{1}{2\pi}\int_0^{\pi} I_m^2 \sin^2\alpha d\alpha\right]^{1/2} = \frac{I_m}{2} \qquad (۱۵-۳)$$

همین طور مقدار مؤثر ولتاژ خروجی برابر خواهد بود با

$$V_{rms} = R_L I_{rms} = \frac{1}{2}R_L I_m = \frac{V_m R_L}{2(R_L + R_f)} \qquad (۱۶-۳)$$

که با شرط $R_f \ll R_L$ داریم

$$V_{rms} \cong \frac{V_m}{2} \qquad (۱۷-۳)$$

مدار معادل تونن: برای یکسوکننده نیم موج، از نقطه نظر DC می‌توان یک مدار معادل تونن مطابق شکل ۳-۳۰ درنظر گرفت. با توجه به اینکه جریان DC تحویل شده به مقاومت R_L برابر



شکل ۳-۳۰: مدار معادل تونن یکسوکننده از نقطه نظر *DC* از دو سر مقاومت بار

$\frac{V_m/\pi}{R_f+R_L}$ است، از مدار شکل ۳-۳۰ داریم

$$V_T = V_{OC} = \lim_{R_L\to\infty} V_{dc} = \lim_{R_L\to\infty} R_L I_{dc} = \lim_{R_L\to\infty} \frac{R_L}{R_f+R_L}\frac{V_m}{\pi} = \frac{V_m}{\pi} \qquad (۱۸-۳)$$

$$I_{SC} = \lim_{R_L\to 0} I_{dc} = \frac{V_m/\pi}{R_f} \Rightarrow R_T = \frac{V_{OC}}{I_{SC}} = R_f \qquad (۱۹-۳)$$

بازده یکسوکننده نیم موج: نسبت توان *DC* تحویلی به مقاومت بار به توان متوسط ورودی را می‌توان به عنوان بازده یکسوکننده تعریف نمود.

$$\eta = \frac{(P_{out})_{dc}}{(P_{in})_{av}} \qquad (۲۰-۳)$$

توان متوسط ورودی یعنی توانی که یک واتمتر متصل شده به دو سر ورودی نشان می‌دهد. برای یکسوکننده نیم موج این توان به صورت زیر محاسبه می‌شود:

$$(P_{in})_{av} = \frac{1}{2\pi}\int_0^{2\pi} v_I(\alpha) i(\alpha) d\alpha = \frac{1}{2\pi}\int_0^{\pi} (V_m \sin\alpha)\left(\frac{V_m}{R_f+R_L}\sin\alpha\right) d\alpha$$

$$= \frac{V_m^2}{4(R_f+R_L)} \qquad (۲۱-۳)$$

توان *DC* خروجی را با توجه شکل ۳-۳۰ می‌توان به صورت زیر نوشت:

$$(P_{out})_{DC} = (I_{dc})^2 R_L = \left(\frac{I_m}{\pi}\right)^2 R_L = \frac{V_m^2 R_L}{\pi^2 (R_f+R_L)^2} \qquad (۲۲-۳)$$

در نتیجه بازده یکسوکننده نیم‌موج برابر است با

$$\eta = \frac{4R_L}{\pi^2(R_L+R_f)} \cong \frac{4}{\pi^2} \cong \%40/5$$

در رابطه فوق $R_f \ll R_L$ فرض شده است. بدیهی است بقیه توان به صورت مؤلفه *ac* تحویل مقاومت بار می‌شود.

یکسوکننده تمام موج

در شکل ۳-۳۱ مدار یکسوکننده تمام موج نشان داده شده‌است. این مدار در حقیقت از دو مدار نیم‌موج تشکیل شده که هر کدام در یکی از نیم سیکلهای ولتاژ سینوسی ورودی هدایت می‌کنند.

همان‌طور که در مدار دیده می‌شود در نیم سیکل مثبت ولتاژ ورودی، فقط دیود D_1 هدایت نموده و جریان i_1 را از مقاومت بار عبور می‌دهد. در نیم سیکل منفی ولتاژ ورودی، دیود D_1 قطع است ولی دیود D_2 هدایت می‌کند و جریان i_2 به مقاومت بار می‌رسد. در شکل ۳-۳۲-ب و ۳-۳۲-ج شکل موج جریانهای i_1 و i_2 رسم شده است. اگر هر دو دیود را مشابه فرض کنیم، دامنه جریان I_m برای هر دو دیود مساوی خواهد بود. شکل ۳-۳۲-د جریان بار را نشان می‌دهد. همان‌طور که دیده می‌شود جریان بار در هر دو نیم سیکل ولتاژ ورودی مثبت است.

✓ **مقادیر متوسط جریان و ولتاژ:** از مقایسه شکل موج جریان در یکسوکننده تمام موج با یکسوکننده نیم موج واضح است که جریان I_{dc} در حالت تمام موج دو برابر حالت نیم موج است. از تعریف جریان *DC* نیز همین نتیجه حاصل می‌شود.

$$I_{dc} = \frac{1}{2\pi}\int_0^{2\pi} I_m \sin\alpha\, d\alpha = \frac{2}{2\pi}\int_0^{\pi} I_m \sin\alpha\, d\alpha$$

$$= \frac{2I_m}{\pi} = \frac{2V_m/\pi}{R_f+R_L} \qquad (۲۳-۳)$$

و

$$V_{dc} = I_{dc}R_L = \frac{2V_m R_L}{\pi(R_f+R_L)} \qquad (۲۴-۳)$$



شکل ۳-۳۱: مدار یکسوکننده تمام موج



الف) ولتاژ ورودی ب) جریان i_1 ج) جریان i_2 د) جریان بار

شکل ۳-۳۲: شکل موجهای یکسوکننده تمام موج

مدار معادل تونن: مدار معادل تونن یکسوکننده تمام موج را نیز می‌توان با استفاده از همان روشی که در مورد یکسوکننده نیم موج دنبال شد، به دست آورد. در ذیل مقادیر R_T و V_T برای یکسوکننده تمام موج داده شده‌اند.

$$V_T = \frac{2V_m}{\pi} \qquad (۲۵-۳)$$

$$R_T = R_f \qquad (۲۶-۳)$$

حداکثر ولتاژ معکوس دیود: در یکسوکننده نیم موج دیدیم که وقتی دیود D در حالت قطع قرار می‌گرفت تمامی ولتاژ ورودی بر روی آن ظاهر می‌شد و بنابراین حداکثر ولتاژ معکوس دیود برابر V_m بود. در یکسوکننده تمام موج شکل ۳-۳۱ وقتی دیود D_1 قطع است دیود D_2 در حالت هدایت بوده و تقریباً اتصال کوتاه است و ولتاژ دو سر دیود D_1 برابر $2V_m$ می‌شود. به همین ترتیب ولتاژ دو سر دیود D_2 هنگامی که این دیود در حالت قطع است برابر $2V_m$ می‌شود. از این بحث نتیجه می‌گیریم که در انتخاب دیودها برای مدار یکسوکننده تمام موج باید دقت داشته باشیم که اندازه ولتاژ شکست دیود (V_{BR}) از $2V_m$ بیشتر باشد تا دیود وارد ناحیه شکست نشود.

ضریب تنظیم بار

برای بررسی کمّی میزان تأثیر مقاومت بار بر روی ولتاژ DC دو سر آن، ضریبی به نام ضریب تنظیم بار به صورت زیر تعریف می‌شود:

$$\text{ضریب تنظیم بار} = \frac{(V_{dc})_{\text{بی‌بار}} - (V_{dc})_{\text{بار}}}{(V_{dc})_{\text{بار}}}$$

برای یک منبع ولتاژ ایده‌آل که مقاومت داخلی آن صفر است، ضریب تنظیم صفر بوده و به عبارت دیگر مقدار بار تأثیری بر روی ولتاژ DC دو سر آن ندارد.

در مورد یکسوکننده‌های نیم‌موج و تمام‌موج با توجه به مدار معادل تونن آنها در شکل ۳-۳۰ و روابط مربوط به مقادیر متوسط ولتاژ دو سر بار، به سادگی می‌توان نشان داد که ضریب تنظیم بار برابر R_f/R_L است (به مسأله ۴۱ آخر فصل مراجعه کنید). این ضریب نشان می‌دهد که هر چقدر R_f در مقایسه با R_L کوچکتر باشد میزان تأثیر R_L بر روی ولتاژ DC خروجی کمتر است و برای دیود ایده‌آل ($R_f = 0$) این تأثیر صفر است. از دیدگاه دیگر هر قدر R_L بزرگتر (اثر بارگذاری کمتر) باشد، ضریب تنظیم بار به صفر نزدیکتر و تغییرات ولتاژ DC دو سر بار کمتر است.

یکسوکننده پل

یکسوکننده پل در حقیقت یک نوع یکسوکننده تمام موج است که نه تنها در مبدلهای AC به DC به‌کار می‌رود بلکه در موارد دیگری چون دستگاههای اندازه‌گیری AC مورد استفاده قرار می‌گیرد. در شکل ۳-۳۳-الف مدار یکسوکننده پل نشان داده شده است. همان‌طور که ملاحظه می‌شود این مدار از ۴ دیود تشکیل شده که در هر نیم سیکل ولتاژ ورودی، دو تا از دیودها هدایت نموده و راه را برای عبور جریان از مقاومت بار R_L هموار می‌نمایند. در نیم‌سیکلهای مثبت (شکل ۳-۳۳-ب) دیودهای D_1 و D_3 هدایت نموده و در نیم‌سیکلهای منفی (شکل ۳-۳۳-ج) دیودهای D_2 و D_4 هدایت می‌کنند. در هر حال عبور جریان از مقاومت بار در یک جهت صورت گرفته و بنابراین ولتاژ دو سر آن یکسو شده ولتاژ ورودی خواهد بود.

گرچه عملکرد مدار پل بسیار شبیه به مدار تمام موج با دو دیود است، اما این یکسوکننده از دو جهت زیر بر یکسوکننده تمام‌موج با دو دیود برتری دارد:

- ترانسفورماتور مورد نیاز معمولی است و احتیاج به ثانویه سه‌سر نیست و بنابراین ارزانتر است.
- حداکثر ولتاژ معکوس هر دیود برابر V_m خواهد بود، در حالی که در مدار تمام موج با دو دیود این ولتاژ برابر $2V_m$ است. این خصوصیت کاربرد مدار پل در ولتاژهای بالاتر را عملی می‌سازد.

صافی خازنی

همان‌طور که مشاهده کردیم شکل موج ولتاژ خروجی مدارهای یکسوکننده با شکل موج ولتاژ ورودی تفاوت اساسی پیدا نموده و در واقع این مدارها از یک ولتاژی که شامل هیچ‌گونه مؤلفه DC نیست یک ولتاژ DC توأم با ریپل[1] و یا به عبارتی ناصاف به وجود می‌آورند. برای حذف ریپل

1. *Ripple*



شکل ۳-۳۳: یکسوکننده پل

موجود در خروجی یکسوکننده، می‌توان از صافی خازنی استفاده نمود. این صافی در حقیقت مانع رسیدن فرکانسهای بالای موجود در شکل موج ورودی، به مقاومت بار گردیده و با این عمل به صافتر شدن ولتاژ خروجی کمک می‌کند (صافی پایین گذر). در این بخش به شرح یک صافی ساده و طرز کار آن می‌پردازیم. بدیهی است که برای بررسی عمیقتر انواع صافیهای پایین گذر و مطالعه اصول طراحی آنها باید به کتابهای مربوط به صافیها مراجعه نمود. در شکل ۳-۳۴ مدار یکسوکننده نیم موج با صافی خازنی نشان داده شده است.

در این مدار خازن C به همراه مقاومت R_L نقش صافی را به عهده دارد. برای روشن شدن طرز کار این صافی ابتدا فرض می‌کنیم مقاومت R_L بی‌نهایت بزرگ باشد. در این صورت هنگامی که برای



شکل ۳-۳۴: یکسوکننده نیم موج با صافی خازنی ساده

اولین بار ولتاژ v_I از صفر تا V_m افزایش می‌یابد، چنانچه دیود را ایده‌آل در نظر بگیریم، ولتاژ دو سر خازن عیناً ورودی را دنبال نموده و به اندازه V_m شارژ می‌شود (شکل ۳-۳۵). با رو به کاهش نهادن ولتاژ ورودی از مقدار حداکثر V_m، ولتاژ دو سر دیود منفی شده و دیود به حالت قطع می‌رود. از آنجاکه مقاومت R_L را بی‌نهایت فرض نموده‌ایم، جریانی از آن عبور نخواهد کرد و در نتیجه خازن C راهی برای تخلیه بار الکتریکی خود ندارد. بنابراین ولتاژ خروجی در مقدار V_m ثابت باقی می‌ماند. بدیهی است از این پس دیود D در حالت قطع باقی مانده و ولتاژ دو سر آن برابر

$$v_D = v_I - V_m \qquad (۳-۲۷)$$

خواهد بود. در شکل ۳-۳۵ شکل موج ولتاژ دو سر دیود نیز نشان داده شده است. همان‌طور که ملاحظه می‌شود در این حالت حداکثر ولتاژ معکوس دیود برابر $۲V_m$ می‌شود. در صورتی که بدون وجود صافی خازنی این مقدار در یکسوکننده نیم موج برابر V_m بود.



شکل ۳-۳۵: شکل موجهای ولتاژهای ورودی، خروجی و دو سر دیود در مدار شکل ۳-۳۴ با فرض $R_L = \infty$

اکنون به حالت واقعی مدار برگردیم و ببینیم برای یک مقاومت R_L محدود، ولتاژ خروجی چه شکلی پیدا می‌کند. واضح است در این حالت خازن C پس از شارژ کامل از طریق مقاومت R_L تخلیه گردیده و در نتیجه ولتاژ دو سر آن کاهش می‌یابد. تغییر ولتاژ دو سر خازن به صورت نمایی و با ثابت زمانی $\tau = R_L C$ صورت می‌گیرد. این کاهش ولتاژ خروجی در طول زمانی که دیود D در حالت قطع است ادامه می‌یابد. در شکل ۳-۳۶ تغییرات ولتاژ خروجی نمایش داده شده است. در لحظه t_1 ولتاژ دو سر خازن با ولتاژ ورودی برابر می‌شود. همین که این لحظه سپری شد، ولتاژ ورودی افزایش یافته و از ولتاژ خروجی بیشتر می‌شود. بنابراین دیود شروع به هدایت نموده و ولتاژهای خروجی و ورودی برابر می‌شوند. مجدداً در حوالی حداکثر ولتاژ ورودی، دیود به حالت قطع رفته و خازن شروع به تخلیه می‌نماید.

جریان دیود: در شکل ۳-۳۶ علاوه بر ولتاژهای ورودی و خروجی، شکل موج جریان i_D دیود نیز نشان داده شده است. برای به دست آوردن معادله تغییرات جریان دیود در فاصله زمانی t_1 تا t_2 و یا زمانهای مشابه بعدی که دیود هدایت می‌کند، می‌توان از معادله KCL در گره خروجی استفاده نمود.

$$i_D = i_C + i_L \qquad (۲۸-۳)$$

یا

$$i_D = C\frac{dv_O}{dt} + \frac{v_O}{R_L} \qquad (۲۹-۳)$$

با توجه به اینکه در زمان هدایت دیود (با فرض ایده‌آل بودن آن) $v_O = v_I$ است، معادله اخیر را



شکل ۳-۳۶: شکل موجهای ولتاژهای ورودی، خروجی و جریان دیود در مدار شکل ۳-۳۴

می‌توان به صورت زیر نوشت:

$$i_D = C\frac{dv_I}{dt} + \frac{v_I}{R_L} \qquad (۳۰-۳)$$

که چون ورودی v_I سینوسی با دامنه V_m در نظر گرفته شده است خواهیم داشت

$$i_D = \omega C V_m \cos \omega t + \frac{V_m}{R_L}\sin \omega t \qquad (۳۱-۳)$$

عبارت سمت راست معادله فوق را می‌توان بسط عبارت $I_m \sin(\omega t + \theta)$ در نظر گرفت که در این صورت لازم است داشته باشیم

$$I_m = V_m\sqrt{\omega^2 C^2 + 1/R_L^2} \qquad (۳۲-۳)$$

$$\theta = Arc\tan \omega R_L C \qquad (۳۳-۳)$$

برای محاسبه زمان t_2 یعنی لحظه‌ای که دیود به حالت قطع می‌رود باید جریان i_D دیود در لحظه t_2 را مساوی صفر قرار داد.

$$i_D = I_m \sin(\omega t + \theta) = 0 \qquad (۳۴-۳)$$

جوابهای معادله فوق به صورت $\frac{k\pi - \theta}{\omega}$ خواهد بود که اولین آنها ($k=1$) مورد نظر است.

$$t_2 = \frac{\pi - \theta}{\omega} \qquad (۳۵-۳)$$

زمان شروع به هدایت مجدد دیود یعنی t'_1 از تقاطع یک منحنی نمایی با ثابت زمانی $\tau = R_L C$ که از لحظه t_2 شروع شده باشد، با شکل موج سینوسی (ورودی) قابل محاسبه است. واضح است که هر چه ثابت زمانی مدار $(R_L C)$ در مقایسه با دوره تناوب ولتاژ ورودی بزرگتر باشد محل تقاطع به حداکثر ولتاژ ورودی نزدیکتر و ناصافی ولتاژ خروجی کمتر خواهد بود. معمولاً $R_L C \gg \frac{1}{\omega}$ است و بنابراین $\theta = Arctan\,\omega R_L C \cong \frac{\pi}{2}$ می‌شود، که در این صورت با توجه به رابطه ۳-۳۵ داریم

$$\omega t_2 \cong \frac{\pi}{2} \qquad (۳۶-۳)$$

یعنی زمان قطع دیود و شروع تخلیه نمایی خازن تقریباً لحظه حداکثر شدن ولتاژ ورودی v_I است.

در اینجا لازم است به این نکته توجه کنیم که اگر چه بزرگتر بودن ثابت زمانی $R_L C$ به لحاظ کاستن ریپل ولتاژ خروجی مطلوب است، اما نباید مقدار ظرفیت خازن C را خیلی بزرگ انتخاب نمود. زیرا این عمل باعث می‌شود دامنه جریان دیود (رابطه ۳-۳۲) بیش از حد افزایش یافته و احتمالاً به سوختن دیود منجر شود.

صافی برای یکسوکننده تمام‌موج : درمورد یکسوکننده تمام‌موج نیز می‌توان با موازی کردن یک خازن با مقاومت بار تغییرات ولتاژ خروجی را تا حد زیادی کاهش داد. در شکل ۳-۳۷ تغییرات ولتاژ خروجی برای یکسوکننده تمام موج با صافی خازنی نمایش داده شده‌است. همچنین در این شکل ولتاژ ریپل خروجی (V_r) که برابر حداکثر تغییرات ولتاژ خروجی است نشان داده شده است. ولتاژ DC خروجی راکه همان مقدار متوسط ولتاژ خروجی است، می‌توان به صورت زیر نوشت :

$$V_{dc} = V_m - \frac{V_r}{2} \qquad (۳۷-۳)$$

اما V_r در حقیقت تغییرات ولتاژ خازن C پس از تخلیه به مدت T_C ثانیه است. یعنی

$$V_r = \Delta V_C = \frac{\Delta Q}{C} = \frac{I_{dc} T_C}{C} \qquad (۳۸-۳)$$

در رابطه ۳-۳۸، I_{dc} جریان متوسط مقاومت بار در حین تخلیه خازن است. با توجه به اینکه $t_D + T_C$ برابر نصف دوره تناوب شکل موج ورودی است، چنانچه فرض کنیم $T_C \gg t_D$ باشد، خواهیم داشت

$$T_C \cong \frac{T}{2} = \frac{1}{2f} \qquad (۳۹-۳)$$

که در آن f، فرکانس ولتاژ ورودی است. با قرار دادن T_C در رابطه ۳-۳۸ برای یکسوکننده تمام موج با صافی خازنی مقدار ولتاژ ریپل (V_r) محاسبه می‌شود.

$$V_r = \frac{I_{dc}}{2fC} \qquad (۴۰-۳)$$

برای یکسوکننده نیم‌موج، ولتاژ ریپل دو برابر مقدار فوق یعنی برابر I_{dc}/fC خواهد بود. (چرا؟)
از ترکیب دو رابطه ۳-۳۷ و ۳-۴۰ به دست می‌آوریم

$$V_{dc} = V_m - \frac{I_{dc}}{4fC} \qquad (۴۱-۳)$$



شکل ۳-۳۷: ولتاژ خروجی یکسوکننده تمام موج با صافی خازنی

۳-۵ تنظیم‌کننده ولتاژ

در این بخش یک مدار تنظیم‌کننده ولتاژ ساده، که در آن دیود زنر نقش اصلی را به عهده دارد مورد بررسی قرار می‌دهیم. در مدارهای تنظیم‌کننده پیچیده‌تر، از دیود زنر به عنوان تأمین کننده ولتاژ مبنا استفاده می‌شود. در جلد دوم کتاب در رابطه با تنظیم‌کننده‌های پیشرفته به تفصیل صحبت خواهیم کرد. در شکل ۳-۳۸ یک مدار تنظیم‌کننده ولتاژ ساده با استفاده از دیود زنر نمایش داده شده است.

این مدار قادر خواهد بود علیرغم تغییرات محدود R_L یا v_I، ولتاژ خروجی v_O را ثابت نگهدارد. برای اینکه مطمئن باشیم ولتاژ دو سر دیود زنر تقریباً برابر V_Z باقی می‌ماند باید تغییرات جریان i_Z در فاصله I_K تا $I_{Z,max}$ قرارگیرد. ابتدا فرض کنیم ولتاژ ورودی v_I ثابت است و فقط R_L تغییر می‌کند. در این صورت می‌توان مقادیر حداقل و حداکثر قابل قبول R_L را به دست آورد. در مدار مزبور ملاحظه می‌کنیم که جریان i گذرنده از مقاومت R مقدار ثابتی است. زیرا

$$i = \frac{v_I - V_Z}{R} = \text{ثابت} \qquad (۴۲-۳)$$

و چون $i_L = i - i_Z$ است، بنابراین حداقل i_L متناظر با حداکثر i_Z یعنی $I_{Z,max}$ خواهد بود. یا

$$i_{L,min} = i - I_{Z,max} = \frac{v_I - V_Z}{R} - I_{Z,max} \qquad (۴۳-۳)$$

و همچنین برای مقدار حداکثر جریان i_L خواهیم داشت

$$i_{L,max} = i - I_K = \frac{v_I - V_Z}{R} - I_K \qquad (۴۴-۳)$$

اما برای تثبیت ولتاژ خروجی ($v_O = V_Z$) لازم است مقادیر حداقل و حداکثر مقاومت R_L در روابط زیر صدق کنند :

$$R_{L,min} = \frac{V_Z}{i_{L,max}} \qquad (۴۵-۳)$$

$$R_{L,max} = \frac{V_Z}{i_{L,min}} \qquad (۴۶-۳)$$



شکل ۳-۳۸: یک مدار تنظیم‌کننده ولتاژ ساده

مقاومتهای فوق با جایگزینی $i_{L,min}$ و $i_{L,max}$ از روابط ۳-۴۳ و ۳-۴۴ قابل محاسبه هستند.

در عمل ولتاژ ورودی v_I نیز ثابت نیست و ممکن است چند درصدی تغییرات داشته باشد. در این صورت چنانچه مقادیر حداکثر و حداقل آن مشخص باشند می‌توان $R_{L,min}$ و $R_{L,max}$ را مجدداً محاسبه نمود. در این حالت جریان i ثابت نبوده بلکه خود دارای حداقل و حداکثری خواهد بود. می‌توان نشان داد در این حالت روابط ۳-۴۳ و ۳-۴۴ به صورت زیر تغییر خواهند کرد:

$$i_{L,min} = \frac{v_{I,max} - V_Z}{R} - I_{Z,max} \qquad (۴۷-۳)$$

$$i_{L,max} = \frac{v_{I,min} - V_Z}{R} - I_K \qquad (۴۸-۳)$$

که با استفاده از آنها می‌توان $R_{L,min}$ و $R_{L,max}$ را مجدداً محاسبه نمود.

مثال ۳-۷: در مدار تنظیم‌کننده ولتاژ شکل ۳-۳۸ از یک دیود زنر ۴٫۸ ولتی استفاده می‌نماییم. برای این دیود زنر $I_K = ۰٫۲ mA$ و $I_{Z,max} = ۷ mA$ است. بافرض $R = ۱ K\Omega$ و $v_I = ۱۰ \pm ۱ V$، حداقل و حداکثر R_L را طوری تعیین کنید که علیرغم تغییرات v_I، ولتاژ خروجی برابر ۴٫۸ ولت ثابت باشد.

حل:

با استفاده از روابط ۳-۴۷ و ۳-۴۸، مقادیر $i_{L,min}$ و $i_{L,max}$ محاسبه می‌شوند.

$$i_{L,min} = \frac{۱۰ - ۴٫۸}{۱} - ۷ = -۰٫۸ mA$$

$$i_{L,max} = \frac{۹ - ۴٫۸}{۱} - ۰٫۲ = ۴ mA$$

برای $i_{L,min}$ مقدار منفی به دست آمده است که البته چون مقاومت بار منفی مورد نظر نیست می‌توان آن را صفر در نظر گرفت. اما $i_L = ۰$ به مفهوم $R_{L,max} = \infty$ است و تعبیر آن این است که از نظر حد بالای R_L مسأله‌ای نداریم و دیود زنر می‌تواند تمامی جریان i را در بدترین شرایط به تنهایی تحمل نماید. حداقل مقاومت بار از رابطه ۳-۴۵ به دست می‌آید.

$$R_{L,min} = \frac{۴٫۸}{۴} = ۱٫۲ K\Omega$$

■

۳-۶ مدار دو برابر کننده ولتاژ

با استفاده از مدار دو برابر کننده ولتاژ می‌توان از یک ولتاژ ورودی سینوسی با دامنه حداکثر V_m یک ولتاژ خروجی DC برابر $۲V_m$ تأمین نمود. در شکل ۳-۳۹ این مدار نشان داده شده است.



شکل ۳-۳۹: مدار دو برابر کننده ولتاژ

در این مدار در ربع سیکل اول که ولتاژ v_{AB} مثبت است دیود $D_۱$ هدایت نموده و دیود $D_۲$ قطع است و خازن $C_۱$ از طریق دیود $D_۱$ شروع به شارژ نموده و به اندازه V_m شارژ می‌شود. همین که ولتاژ ورودی حداکثر خود را پشت سر گذاشت ولتاژ دو سر دیود $D_۱$ منفی شده و این دیود به حالت قطع می‌رود. با قطع دیود $D_۱$ ولتاژ دو سر خازن $C_۱$، که راهی برای تخلیه ندارد، ثابت باقی می‌ماند (شکل ۳-۴۰-الف). در نیم سیکل دوم، v_{AB} منفی و بنابراین v_{BA} مثبت خواهد بود (شکل ۳-۴۰-ب). با آغاز این نیم‌سیکل، دیود $D_۲$ شروع به هدایت نموده و دیود $D_۱$ همچنان قطع



شکل ۳-۴۰: شکل موجهای مدار دو برابر کننده ولتاژ

خواهد بود. این بار خازن $C_۲$ تغییرات ولتاژ ورودی را دنبال نموده و به اندازه V_m شارژ می‌شود. با عبور v_{BA} از مقدار حداکثر V_m، دیود $D_۲$ قطع گردیده و ولتاژ خازن $C_۲$ تغییر نمی‌کند. از این لحظه به بعد ولتاژ خروجی v_O که برابر مجموع ولتاژهای دو خازن $C_۱$ و $C_۲$ است ثابت و مساوی $۲V_m$ باقی خواهد ماند.

بدیهی است چنانچه دو سر خروجی به مقاومت بار R_L بسته شود ولتاژ خروجی دقیقاً ثابت نبوده بلکه دارای ریپلهایی خواهد بود. علت این امر پر و خالی شدن متوالی خازنهاست که خالی شدن آنها از طریق R_L صورت می‌گیرد. با اضافه‌کردن دیود و خازن به نحو مناسب می‌توان مدار ۳ یا ۴ برابر کننده ولتاژ نیز طراحی نمود.

۳-۷ مدار کلمپ

مدار کلمپ را می‌توان برای مقید کردن حداکثر یا حداقل یک شکل موج متناوب به یک ولتاژ مبنای V_R استفاده نمود. برای روشن شدن بیشتر موضوع در شکل ۳-۴۱ یک شکل موج متناوب و شکل موجهای حاصل از کلمپ حداکثر آن در $V_{R_۱}$ و حداقل آن در $V_{R_۲}-$ نمایش داده شده است. در حقیقت مدار کلمپ سطح DC سیگنال را تغییر می‌دهد و یا به عبارت دیگر مقداری ولتاژ DC به سیگنال اضافه یا کم می‌کند.

در فصلهای بعد خواهیم دید که با انتقال سیگنال بین طبقات مختلف تقویت‌کننده‌های با



الف) نمایش یک شکل موج سینوسی



ج) شکل موج v_I که حداقل آن در سطح $-V_{R_۲}$ کلمپ شده



ب) شکل موج v_I که حداکثر آن در سطح $V_{R_۱}$ کلمپ شده

شکل ۳-۴۱: شکل موجهای کلمپ شده

کوپلاژ[1] خازنی، مؤلفه DC سیگنال حذف می‌شود. در این صورت چنانچه بخواهیم مقداری ولتاژ DC وارد سیگنال نماییم از مدار کلمپ استفاده می‌کنیم. برای درک چگونگی عملکرد مدارهای کلمپ ابتدا مدار ساده شکل ۳-۴۲ را به اختصار بررسی نموده و سپس با تکمیل آن یک مدار کلمپ کاملتر را معرفی می‌نماییم.

مدار کلمپ در سطح صفر

در مدار شکل ۳-۴۲ فرض کنید خازن فاقد هرگونه ولتاژ اولیه بوده و سیگنال ورودی از صفر شروع به افزایش نماید. چون در این حالت دیود هدایت می‌کند ولتاژ خروجی برابر صفر بوده و تمامی ولتاژ ورودی بر روی خازن ظاهر می‌شود.

در انتهای ربع سیکل اول خازن به اندازه V_m، با جهت نشان داده شده، شارژ می‌شود. با کاهش





شکل ۳-۴۲: مدار کلمپ در سطح صفر به همراه شکل موجهای ورودی و خروجی

1. *Coupling*

ولتاژ ورودی از مقدار حداکثر V_m، دیود به حالت قطع رفته و خازن که راهی برای تخلیه ندارد مانند یک منبع ولتاژ در مدار قرار می‌گیرد. از این پس ولتاژ خروجی برابر است با

$$v_O = -v_C + v_s = -V_m + v_s \qquad (۴۹-۳)$$

یعنی پس از اتمام ربع سیکل اول، شکل موج خروجی با کم کردن V_m از ولتاژ ورودی به دست می‌آید. با دقت در شکل موج خروجی مشاهده می‌کنیم که مدار فوق حداکثر ولتاژ ورودی را در سطح صفر کلمپ نموده است.

در این مدار چنانچه در حین کار دامنه سیگنال ورودی افزایش یابد، طبیعتاً اشکالی به وجود نمی‌آید. زیرا حداکثر پس از یک دوره تناوب، خازن به اندازه دامنه جدید شارژ گردیده و مدار به کار عادی خود ادامه می‌دهد. اما چنانچه دامنه سیگنال ورودی کاهش یابد در کار مدار اختلال ایجاد می‌شود و سطح کلمپ تغییر خواهد کرد. علت این امر آن است که خازن راهی برای تخلیه و کاهش سطح ولتاژ خود تا رسیدن به دامنه جدید ندارد. این موضوع در شکل ۳-۴۳ نشان داده شده است. همان‌طور که ملاحظه می‌شود با افزایش دامنه ورودی از V_{m_1} به V_{m_2} اشکالی ایجاد نمی‌شود و سطح کلمپ در صفر باقی می‌ماند. اما چنانچه دامنه ولتاژ از V_{m_2} کاهش یافته و به مقدار کوچکتر V_{m_3} برسد، حداکثر ولتاژ خروجی برابر $V_{m_3}-V_{m_2}$ خواهد شد که همیشه مقداری است منفی و هرگز به صفر نمی‌رسد. بنابراین عمل کلمپ در سطح صفر به درستی صورت نمی‌گیرد.

برای رفع این اشکال معمولاً یک مقاومت بزرگ به صورت موازی با دیود قرار می‌دهند (شکل ۳-۴۴). این مقاومت با تأمین راهی برای تخلیه خازن C عیب مذکور را برطرف می‌سازد. البته این حقیقت را نمی‌توان نادیده گرفت که اضافه کردن مقاومت R به مدار، به قیمت ایجاد اعوجاج اندکی در خروجی تمام خواهد شد. اما با توجه به اینکه سطح کلمپ تغییری نمی‌کند، این اعوجاج قابل تحمل است.



شکل ۳-۴۳: نمایش چگونگی تغییر سطح کلمپ با تغییر دامنه سیگنال ورودی



شکل ۳-۴۴: مدار کلمپ تکمیل شده در سطح صفر

مدار کلمپ در سطح غیرصفر

ممکن است کلمپ کردن سیگنال ورودی در سطح ولتاژ دیگری غیر از صفر مورد نظر باشد. در این صورت باید منبع ولتاژ ثابتی برابر ولتاژ مبنای دلخواه در مدار قرار دهیم. مدار شکل ۳-۴۵ حداکثر سیگنال ورودی را در سطح V_R کلمپ می‌کند. برای درک نحوه عملکرد مدار بهتر است ابتدا V_R را به صورت جزیی از منبع سیگنال ورودی تصور نماییم. در این حالت چنانچه خروجی را ولتاژ دو سر دیود فرض کنیم، خواهیم دید که خروجی دقیقاً مشابه شکل ۳-۴۳ است. این بدان علت است که خازن C این بار به اندازه V_m-V_R (و نه به اندازه V_m) شارژ می‌شود (شکل ۳-۴۶). بنابراین ولتاژ دو سر دیود برابر است با

$$v_D = -v_C + v_s - V_R \quad \Rightarrow \quad v_D = -V_m + V_R + v_s - V_R = v_s - V_m \qquad (۵۰-۳)$$

که بیان کلمپ v_s در سطح صفر است. اما ولتاژ خروجی برابر $v_D + V_R$ است و چون $v_D = v_s - V_m$ در سطح صفر کلمپ شده است، در نتیجه خروجی (v_O) کلمپ شده در سطح V_R خواهد بود (شکل ۳-۴۷).



شکل ۳-۴۵: مدار کلمپ در سطح V_R



شکل ۳-۴۶: مجموع شکل موج v_s و منبع ثابت



شکل ۳-۴۷: ولتاژ دو سر دیود و ولتاژ خروجی در مدار کلمپ شکل ۳-۴۵

۳-۸ خلاصه

- در بسیاری از موارد کاربردی از مدل ایده‌آل دیود استفاده می‌شود. در این مدل دیود در بایاس مستقیم به صورت اتصال کوتاه و در بایاس معکوس به صورت مدار باز در نظر گرفته می‌شود.
- در تجزیه و تحلیل سیگنال کوچک، دیود را با مقاومت دینامیکی آن جایگزین می‌کنند.
- با استفاده از دیود و منبع ولتاژ می‌توان مدار برش طراحی نمود. مدارهای برش قادرند بخش دلخواهی از دامنه یک سیگنال را حذف نمایند.
- در یکسوکننده نیم‌موج جریان DC تحویل شده به مقاومت بار عبارت است از

$$I_{dc} = \frac{V_m/\pi}{R_f + R_L}$$

و برای یکسوکننده تمام‌موج دو برابر مقدار فوق است.

- در یکسوکننده تمام موج با فیلتر خازنی اندازه ولتاژ DC خروجی از رابطه زیر به دست می‌آید:

$$V_{dc} = V_m - \frac{I_{dc}}{4fC}$$

برای یکسوکننده نیم موج در رابطه فوق عدد ۴ به ۲ تبدیل می‌شود.

- برای یک مدار تنظیم‌کننده ولتاژ ساده مقادیر حداقل و حداکثر جریان بار توسط روابط زیر برحسب مقادیر نامی دیود زنر به‌کار رفته قابل محاسبه هستند:

$$i_{L,max} = \frac{v_{I,min} - V_Z}{R} - I_K \qquad i_{L,min} = \frac{v_{I,max} - V_Z}{R} - I_{Z,max}$$

- با استفاده از یک مدار کلمپ می‌توان حداکثر یا حداقل یک سیگنال باشکل موج متناوب را به یک سطح معین دلخواه رسانید. این سطح توسط ولتاژ DC مدار کلمپ (V_R) مشخص می‌شود.

۳-۹ مسائل

۱. در مدارهای دیودی شکل م-۱ ولتاژها و جریانهای نشان داده شده را محاسبه کنید. دیودها را ایده‌آل در نظر بگیرید.





شکل م-۱

۲. در مدارشکل م-۲ دیودها ایده‌آل هستند. مطلوب است ولتاژ خروجی V_O برای حالتهای زیر:

الف) $V_1 \cong V_2 = 5\,V$

ب) $V_1 = 5\,V \;,\; V_2 = 0\,V$

ج) $V_1 = V_2 = 0\,V$



شکل م-۲

FREE

۳. در مدار شکل م-۳، برای دیودها $V_D(ON) = ۰/۷V$ است. ولتاژ خروجی را به ازای ولتاژهای ورودی داده شده به دست آورید و وضعیت قطع یا وصل هر یک از دیودها را مشخص کنید.



شکل م-۳

الف) $V_۱ = ۱۰\,V$, $V_۲ = ۰\,V$

ب) $V_۱ = ۵\,V$, $V_۲ = ۰\,V$

ج) $V_۱ = ۱۰\,V$, $V_۲ = ۵\,V$

د) $V_۱ = ۵\,V$, $V_۲ = ۵\,V$

۴. در مدار شکل م-۴ دیودها را ایده‌آل فرض کنید.

الف) مقاومت R را طوری تعیین کنید که V_A برابر $۲V$ شود. در این صورت $I_۱$ و $I_۲$ چقدر خواهد بود؟

ب) به ازای $R = ۲K\Omega$ مقادیر V_A، $I_۱$ و $I_۲$ را تعیین کنید.



شکل م-۴

۵. در مدار شکل م-۵ دیودها ایده‌آل هستند. با توجه به شکل موج ولتاژهای $v_۱$ و $v_۲$، شکل موج ولتاژ خروجی را رسم کنید.





شکل م-۵

۶. در مدار شکل م-۶ با فرض ایده‌آل بودن همه دیودها، ولتاژ V_O و جریانهای $I_۱$ و $I_۵$ را تعیین کنید.



شکل م-۶

۷. منحنی مشخصه ولتاژ ـ جریان در شکل م-۷ را در نظر بگیرید:

الف) با استفاده از دیودهای ایده‌آل، منابع و مقاومت مداری طراحی کنید که دارای مشخصه مزبور باشد.

ب) طرح خود را به نحوی اصلاح کنید که دو شیب موجود در مشخصه متفاوت باشند.



شکل م-۷

۸. با استفاده از کمترین تعداد مقاومت، منبع ولتاژ و دیود ایده‌آل مداری با مشخصه جریان ـ ولتاژ مطابق شکل م-۸ طراحی کنید.



شکل م-۸

۹. در مدار شکل م-۹ دیودها ایده‌آل هستند. مشخصه i برحسب v را در این مدار به دست آورده و رسم کنید.



شکل م-۹

۱۰. منحنی مشخصه یک دیود را مطابق شکل م-۱۰ مدلسازی کنید. مدار معادل این مدل را با استفاده از دیودهای ایده‌آل، مقاومتها و منابع طرح کنید. مقادیر قطعه‌های به‌کار رفته در مدار را برحسب پارامترهای مدل به دست آورید.



شکل م-۱۰

۱۱. در مدار شکل م-۱۱ دیودها دارای مدل خطی پاره‌ای به صورت زیر هستند:

$D_1: V\gamma_1 = ۰/۲\,V,\ R_f = ۲۰\,\Omega$

$D_2: V\gamma_2 = ۰/۶\,V,\ R_f = ۱۵\,\Omega$

به ازای $R = ۱۰\,K\Omega$ و $R = ۱\,K\Omega$ جریان دیودها را به دست آورید.



شکل م-۱۱

۱۲. در مدار شکل م-۱۲ معادله ولتاژ ـ جریان دیود آن به صورت زیر است:

$$i_D = ۱۰^{-۶}(e^{v_D/V_T} - ۱)$$

(i_D برحسب آمپر و v_D برحسب ولت)

مطلوبست محاسبه مقادیر زیر:

الف) مدار معادل تونن دو سر دیود.

ب) جریان ثابت گذرنده از دیود.

ج) مقاومت دینامیکی دیود (r_d).

د) ولتاژ خروجی v_O.



شکل م-۱۲

۱۳. در مدار شکل م-۱۳ دیود دارای $I_S = ۱\,nA$ است. مطلوبست محاسبه مقادیر زیر:

الف) نقطه کار DC دیود.

ب) مقاومت دینامیکی دیود.

ج) $v_{AB}(t)$.



شکل م-۱۳

۱۴. در مدار شکل م-۱۴، دیودها دارای $R_f = r_z = ۵۰\ \Omega$، $V_\gamma = ۰/۷V$ و ولتاژ شکست $۲۵\,V$ هستند. مطلوب است

الف) I_1، I_2، V_{D_1} و V_{D_2}.

ب) با تغییر جهت هر دو دیود، بند (الف) را تکرار کنید.



شکل م-۱۴

۱۵. در مدار شکل م-۱۵ معادله مشخصه دیود را به صورت زیر در نظر بگیرید.

$$i_D = \begin{cases} ۲۰۰(v_D - ۰/۵)^۲ & v_D \geq ۰/۵ \\ ۰ & v_D \leq ۰/۵ \end{cases}$$

(i_D برحسب mA و v_D برحسب V)

مطلوبست محاسبه مقادیر زیر:

الف) نقطه کار DC دیود.

ب) مقاومت دینامیکی دیود.

ج) $i_D(t)$.



شکل م-۱۵

۱۶. شکل موج ورودی، مشخصه ولتاژ ـ جریان دیود و مدار شکل م-۱۶ را در نظر بگیرید.

الف) مدار معادل تونن دو سر دیود را به دست آورید.

ب) $i_D(t)$ را رسم کنید.

ج) جریان متوسط دیود را به دست آورید.







شکل م-۱۶

۱۷. مدار شکل م-۱۷ را در نظر بگیرید.

الف) با فرض ایده‌آل بودن دیود ولتاژ $v_L(t)$ را به دست آورده و رسم کنید.

ب) بند (الف) را با فرض ورودی مثلثی تکرار کنید (دامنه موج ورودی را ۱۰ ولت در نظر بگیرید).



شکل م-۱۷

۱۸. در مدار شکل م-۱۸ دیودها را ایده‌آل در نظر بگیرید.

الف) مشخصه انتقالی را رسم کنید $(-۸V < v_I < ۸V)$.

ب) پس از حذف مقاومت موازی $D_۲$ مشخصه را مجدداً رسم نمایید.



شکل م-۱۸

۱۹. در مدار شکل م-۱۹ دیودها را ایده‌آل فرض کنید.

الف) مشخصه انتقالی را رسم کنید $(-۷V \le v_I \le ۷V)$.

ب) اگر جهت $D_۱$ عوض شود مشخصه جدید را رسم نمایید.



شکل م-۱۹

۲۰. در مدار شکل م-۲۰ برای هر یک از دیودها داریم

$V\gamma = ۰/۷V$, $R_f = ۰$, $R_r = \infty$

مشخصه انتقالی مدار را به دست آورده و رسم کنید.



شکل م-۲۰

۲۱. در شکل م-۲۱ دیودها ایده‌آل هستند. مشخصه انتقالی مدار را برای $-۲۰V \le v_I \le ۲۰V$ رسم نموده، در هر ناحیه از مشخصه، وضعیت هر یک از دیودها را تعیین نمایید.



شکل م-۲۱

۲۲. ولتاژ ورودی v_I مدار شکل م-۲۲ از ۰ تا ۱۰۰ ولت به صورت خطی تغییر می‌کند. ولتاژ خروجی v_O را با همان مقیاس زمانی v_I رسم نمایید (دیودها را ایده‌آل فرض کنید).



شکل م-۲۲

۲۳. در مدار شکل م-۲۳، با فرض ایده‌آل بودن دیودها، مشخصه انتقالی را به دست آورده و رسم نمایید. ورودی v_I از ۰ تا ۵۰ ولت تغییر می‌کند.



شکل م-۲۳

۲۴. در مدار برش شکل م-۲۴، مشخصه انتقالی را محاسبه و رسم نمایید (دیودها را ایده‌آل فرض کنید).



شکل م-۲۴

۲۵. مشخصه انتقالی شکل م-۲۵ را در نظر بگیرید. یک مدار برای مشخصه مذکور طراحی نموده و مقادیر قطعه‌های به‌کار رفته را مشخص نمایید. (از دیودهای ایده‌آل، مقاومت و منابع استفاده کنید.)



شکل م-۲۵

۲۶. مداری طراحی‌کنید که از شکل موج مثلثی ورودی نشان‌داده‌شده در شکل م-۲۶، شکل موج ذوزنقه‌ای نشان داده شده را ایجاد نماید (از دیودهای ایده‌آل، مقاومت و منابع استفاده نمایید).



شکل م-۲۶

۲۷. در مدار شکل م-۲۷ دیودها ایده‌آل هستند. مشخصه انتقالی را محاسبه و رسم کنید.



شکل م-۲۷

۲۸. در مدار برش شکل م-۲۸، برای دیودهای مدار $R_f = ۲۰\ \Omega$، $R_r = \infty$ و $V_\gamma = ۰$ است.



شکل م-۲۸

الف) مشخصه انتقالی را رسم نمایید. نشان دهید که مدار دارای یک نقطه شکست گسترش یافته (دو نقطه شکست نزدیک به هم) است.

ب) با فرض تعویض دیود D_2 با یک مقاومت ۵ KΩ، مشخصه انتقالی را به دست آورید.

ج) نشان دهید در صورتی که R_f دیود خیلی کوچکتر از R باشد، دو نقطه شکست بند (الف) به یک نقطه شکست بند (ب) تبدیل می‌شود.

۲۹. در مدار شکل م-۲۹ با فرض $V_\gamma = ۰٫۷\ V$، $R_f = ۰$، $R_r = \infty$ و $V_Z = ۸٫۲\ V$، مشخصه انتقالی را برای $۲۰\ V \le v_I \le ۲۰\ V$ - رسم کنید.



شکل م-۲۹

۳۰. در مدار شکل م-۳۰ با فرض ایده‌آل بودن دیودها، مشخصه انتقالی مدار را به دست آورید.



شکل م-۳۰

۳۱. یک مدار یکسوکننده تمام موج دارای دامنه ولتاژ حداکثر برابر ۱۰۰ ولت است. به این مدار یک صافی خازنی اضافه می‌کنیم. در صورتی که $R_L = ۱\ K\Omega$ و فرکانس برق شهر $۵۰\ Hz$ باشد؛ در

هر یک از حالتهای زیر ضریب ریپل (*r.f.*) که به صورت زیر تعریف می‌شود و جریان حداکثر دیود را محاسبه کنید.

الف) $C = ۱۰\ \mu F$ ب) $C = ۱۰۰۰\ \mu F$

ضریب ریپل به صورت نسبت درصد ولتاژ مؤثر ریپل به ولتاژ DC خروجی به صورت زیر تعریف می‌شود:

$$\%\ r.f. = \frac{v_r(rms)}{V_{dc}} \times ۱۰۰$$

برای $v_r(rms)$ از نتایج مسأله ۳-۳۵ استفاده کنید.

۳۲. با استفاده از تعریف بازده (η) در یکسوکننده‌ها نشان دهید که

الف) برای مدار یکسوکننده نیم موج رابطه زیر برقرار است:

$$\eta = \frac{۴۰/۵}{۱ + R_f/R_L}$$

ب) برای مدار یکسوکننده تمام‌موج مقدار η دو برابر مقدار فوق است.

۳۳. یک مدار یکسوکننده تمام موج غیر پل با صافی خازنی و $C = ۴۰\ \mu F$ و $R_L = ۵\ K\Omega$ را در نظر بگیرید. در صورتی که ولتاژ بین هر یک از سرهای ثانویه و زمین به صورت $v_I = V_m \sin ۲\pi ۵۰ t$ با $V_m = ۱۰۰\ V$ باشد.

الف) $V_{L,dc}$ و ولتاژ ریپل V_r خروجی را محاسبه کنید.

ب) با فرض $V_\gamma = ۰/۶\ V$، آیا مقادیر فوق به نحو قابل ملاحظه‌ای تغییر خواهند کرد؟

ج) دیودهای به‌کار رفته در این مدار چه جریان حداکثر و چه ولتاژ معکوس حداکثری را باید بتوانند تحمل کنند؟

۳۴. در شکل م-۳۴، خروجی یکسوکننده تمام موج برای دو حالت دیود ایده‌آل و واقعی رسم شده است. مقدار تأخیر φ را برحسب دامنه ورودی سینوسی (V_m) و ولتاژ آستانه هدایت (V_γ) دیود بیان نمایید. آیا φ برای یکسوکننده پل متفاوت خواهد بود؟ چرا؟



شکل م-۳۴

۳۵. ریپل خروجی یک یکسوکننده با صافی خازنی را می‌توان با منحنی شکل م-۳۵ تقریب زد. مقدار مؤثر ولتاژ ریپل $v_r(rms)$ را برحسب V_r به دست آورید.



شکل م-۳۵

۳۶. در مدار شکل م-۳۶، در محل جعبه D یک مدار پل دیودی مناسب طوری جایگزین کنید که به ازای یک شکل موج سینوسی ورودی با دامنه V_m، ولتاژ خروجی v_O دارای شکل موج نشان داده شده باشد. شکل موج ولتاژ نقطه A نسبت به زمین چگونه خواهد بود؟ (از دیودهای ایده‌آل استفاده کنید.)



شکل م-۳۶

۳۷. در مدار شکل م-۳۷ ولتاژ آستانه هدایت دیودها را صفر و مقاومت مستقیم آنها را R_f در نظر بگیرید. اگر v_I یک ولتاژ سینوسی باشد.

الف) شکل موج ولتاژهای خروجی v_{O_1} و v_{O_2} را رسم کنید.

ب) مقادیر متوسط و مؤثر ولتاژهای v_{O_1} و v_{O_2} را محاسبه کنید.

ج) حداکثر ولتاژ معکوسی که روی هر یک از دیودها قرار می‌گیرد، دقیقاً چقدر است؟



شکل م-۳۷

۳۸. مدار شکل م-۳۸ یک مدار پل با سر وسط است. طرز کار آن را توضیح دهید. در صورتی که $N_۲/N_۱ = ۰/۱$ و $v_I = ۱۰۰ \sin \omega t$ باشد، ولتاژ خروجی را تعیین نمایید.



شکل م-۳۸

۳۹. در مدار شکل م-۳۹ دیودها ایده‌آل و $v_I = V_m \sin \omega t$ است.

الف) شکل موج ولتاژ خروجی v_O را به دست آورده و رسم کنید.

ب) مقدار DC ولتاژ خروجی را محاسبه کنید.

ج) مشخصه انتقالی مدار را رسم کنید.



شکل م-۳۹

۴۰. با استفاده از رابطه ۳-۴۱ و مدار شکل ۳-۳۰ معادل تونن یکسوکننده تمام‌موج با فیلتر خازنی را به دست آورید.

۴۱. ضریب تنظیم بار را برای هر یک از مدارهای یکسوکننده زیر به دست آورید.

الف) یکسوکننده نیم‌موج ب) یکسوکننده تمام‌موج

ج) یکسوکننده نیم‌موج با صافی خازنی د) یکسوکننده تمام‌موج با صافی خازنی

۴۲. برای حفاظت دستگاههای اندازه‌گیری می‌توان از دیود زنر استفاده نمود، بدون اینکه به خطی بودن دستگاه خدشه‌ای وارد شود. مدار شکل م-۴۲ نمایش یک ولتمتر DC است که حداکثر ولتاژ قابل خواندن با آن $۲۵\ V$، مقاومت داخلی آن $۵۶۰\ \Omega$ و حداکثر جریان گذرنده از آن $۰/۲ mA$ است. در صورتی که ولتاژ شکست دیود زنر برابر $۲۰\ V$ باشد، مقاومتهای $R_۱$ و $R_۲$

را طوری به دست آورید که برای $v_I > ۲۵V$ دیود زنر هدایت نموده و اضافه جریان دستگاه اندازه‌گیری را از خود عبور دهد.



شکل م-۴۲

۴۳. در مدار تنظیم‌کننده ولتاژ شکل م-۴۳ $I_{Z,max} = ۱۰\ mA$، $I_K = ۰/۲\ mA$ و $V_Z = ۵V$ است.

الف) با فرض $r_z = ۰$ حداقل و حداکثر مجاز v_I را تعیین نمایید.

ب) در صورتی که $r_z = ۵\ \Omega$ باشد، Δv_O را به ازای $\Delta v_I = ۲V$ محاسبه کنید.



شکل م-۴۳

۴۴. در مدار تنظیم‌کننده ولتاژ شکل م-۴۴ دیود زنر ۱۰ ولتی و جریان حداقل آن $۱۵ mA$ است. ولتاژ ورودی v_I بین ۱۳ تا ۱۶ ولت و جریان i_L بین $۱۰ mA$ تا $۸۵ mA$ تغییر می‌کند.

الف) حداکثر مقدار r_i را به دست آورید.

ب) با استفاده از r_i فوق حداکثر توان تلف شده توسط دیود زنر را به دست آورید.



شکل م-۴۴

۴۵. در مدار شکل م-۴۵ با فرض مقادیر $R_{L,min} = ۱K\Omega$، $I_{Z,max} = ۱۰\ mA$، $V_Z = ۶/۸V$ و $I_K = ۰/۲ mA$ و $۱۱V \le v_I \le ۱۳V$ مقدار مقاومت R و نیز $R_{L,max}$ را محاسبه کنید.



شکل م-۴۵

۴۶. مدار شکل م-۴۶ را با فرض $I_{Z,max} = ۳/۶ mA$ و $I_K = ۰/۲ mA$ در نظر بگیرید.

الف) مقادیر حداقل و حداکثر مقاومت R_L را به گونه‌ای تعیین نمایید که تنظیم ولتاژ به خوبی صورت پذیرد. ولتاژ ورودی بین ۸ تا ۱۰ ولت تغییر می‌کند و $V_Z = ۶/۲ V$ است.

ب) اگر $R_L = ۲۰ K\Omega$ بوده و دیود زنر دارای مقاومت داخلی ۵ Ω باشد درصد تغییرات ولتاژ خروجی را به‌ازای تغییرات ولتاژ ورودی به دست آورید.



شکل م-۴۶

۴۷. در مدار تنظیم‌کننده ولتاژ شکل م-۴۷ از دیودهای معمولی مشابه با $V_\gamma = ۰/۷ V$ استفاده شده است. در صورتی که ولتاژ ۴ ولتی ورودی به اندازه $۰/۵ V \pm$ تغییرات داشته باشد، تغییرات ولتاژ خروجی چه مقدار خواهد بود؟ ($R_L \gg ۳r_d$، لازم است r_d محاسبه شود.)



شکل م-۴۷

۴۸. مدار شکل م-۴۸ را در نظر بگیرید.

الف) توضیح دهید که چگونه این مدار به صورت یک مدار دو برابر کننده ولتاژ عمل می‌کند؟

ب) چگونه می‌توان با تکمیل این مدار یک مدار چهار برابر کننده ولتاژ به دست آورد؟



شکل م-۴۸

۴۹. در مدار کلمپ شکل م-۴۹ دامنه شکل موج مثلثی ورودی برابر ۴ ولت است.

الف) شکل موج خروجی را به‌ازای مقادیر $V_R = ۲V$ و $V_R = -۲V$ رسم نمایید.

ب) در صورتی که $V_R = \pm ۵ V$ باشد آیا مدار، ورودی را کلمپ خواهد کرد؟ چرا؟



شکل م-۴۹

۴

ترانزیستور پیوندی دوقطبی

POWEREN.IR

در فصلهای گذشته ضمن آشنایی با ساختمان اتمی بلورهای نیمه‌هادی، پیوند $P-N$ را مورد بررسی قرار داده و سپس به معرفی دیود به عنوان یک قطعه الکترونیکی پرداختیم. ترانزیستورها دسته بسیار وسیع و مهم دیگری از قطعه‌های الکترونیکی هستند که با توجه به ساختمان و نوع عملکرد فیزیکی آنها به انواع مختلفی تقسیم می‌شوند. در این فصل به مطالعه یکی از انواع مهم ترانزیستورها یعنی **ترانزیستور پیوندی دوقطبی** (*BJT*)[1] می‌پردازیم. خواهیم دید که ترانزیستور پیوندی دوقطبی که در بسیاری از موارد با همان نام مختصر ترانزیستور شناخته می‌شود، در حقیقت به صورت یک منبع جریان کنترل شده با جریان عمل می‌نماید. همچنین خواهیم دید که در ترانزیستور پیوندی دوقطبی هم حاملهای اکثریت و هم حاملهای اقلیت در ایجاد جریان دخالت دارند. به همین دلیل این نام به این نوع از ترانزیستورها داده شده است. برای دستیابی به شناخت کافی در مورد این قطعه در دو بخش نخست به بررسی ساختمان و طرز کار ترانزیستور می‌پردازیم. پس از آن بخشهایی را به نحوه قرار گرفتن ترانزیستور در ترکیبهای مختلف و مشخصه‌های ترانزیستور در هر ترکیب اختصاص خواهیم داد.

1. *Bipolar Junction Transistor*

۴-۱ ساختمان ترانزیستور

BJT از اتصال سه لایه بلور نیمه‌هادی تشکیل می‌شود. لایه وسطی بیس[1] (B) و دو لایه جانبی، یکی **امیتر**[2] (E) و دیگری **کلکتور**[3] (C) نام دارند. نوع بلور بیس با نوع بلورهای امیتر و کلکتور متفاوت است. در ترانزیستورهای *PNP*، بیس از بلور نوع N و امیتر و کلکتور از نوع P هستند و در ترانزیستورهای *NPN*، بیس از بلور نوع P و دو لایه دیگر از نوع N ساخته می‌شوند. در شکل ۴-۱ ساختمان ترانزیستورهای *PNP* و *NPN* به طور نمادین نشان داده شده است.

معمولاً میزان ناخالصی در لایه امیتر بیش از دو لایه دیگر و همچنین عرض لایه بیس کمتر و عرض لایه کلکتور بیشتر از لایه‌های دیگر است.

ساختمان واقعی یک ترانزیستور *NPN* از نوع **آلیاژی ـ نفوذی** در شکل ۴-۲-الف نمایش داده شده است. در این ساختمان یک قطعه بلور نیمه‌هادی نوع N با مساحت کمتر از یک میلیمتر مربع به عنوان کلکتور به‌کار رفته که همچنین استحکام مکانیکی لازم جهت پیاده کردن بقیه قسمتها بر روی آن را تأمین می‌نماید. یک ناحیه بیس از نوع P به روش **نفوذ** ایجاد گردیده و یک پیوند فلزی به آن وصل می‌شود. سپس یک ناحیه امیتر از نوع N با روش آلیاژی در داخل ناحیه بیس تعبیه می‌شود. نتیجه کار یک زوج پیوند $P-N$ است که توسط ناحیه بسیار نازک بیس از هم جدا شده‌اند.

در ساختار مبتنی بر فن‌آوری صفحه‌ای (شکل ۴-۲-ب)، یک لایه نازک نوع N بر روی یک پایه با غلظت ناخالصی زیاد (N^+) به روش رشد رونشستی به وجود می‌آید. پس از پوشاندن سطح آن توسط یک لایه اکسید، به وسیله خورش شیمیایی یک پنجره ایجاد شده و از درون آن ناخالصی نوع P به داخل بلور نفوذ داده می‌شود تا یک پیوند $P-N$ حاصل شود. سطح بلور مجدداً اکسید شده و یک پنجره کوچکتر جهت نفوذ دادن ناحیه امیتر (N) باز می‌شود (معمولاً ناحیه امیتر از چگالی ناخالصی بالاتری نسبت به بیس برخوردار است). در نهایت با قرار دادن اتصالات فلزی لازم، ساختمان ترانزیستور تکمیل می‌شود.



ب) ترانزیستور *NPN* — الف) ترانزیستور *PNP*

شکل ۴-۱: نمایش نمادین ساختمان ترانزیستور

1. *Base* 2. *Emitter* 3. *Collector*



ب) ساختار فن‌آوری صفحه‌ای — الف) ساختار آلیاژی

شکل ۴-۲: ساختمان واقعی یک ترانزیستور *NPN*

در مدارهای الکترونیکی ترانزیستورهای *NPN* و *PNP* را با علائم شکل ۴-۳ نمایش می‌دهند. با توجه به علائم مداری ترانزیستورهای *NPN* و *PNP* ملاحظه می‌کنیم که جهت پیکان، در واقع جهت جریان مستقیم پیوند بیس ـ امیتر را نشان می‌دهد. مثلاً در ترانزیستورهای *NPN* که بیس از نوع P و امیتر از نوع N است جهت جریان مستقیم این پیوند از P به N یعنی از بیس به سمت امیتر می‌باشد، که این همان جهت پیکان به‌کار رفته در علامت مداری این ترانزیستور است.

با توجه به وجود دو پیوند $P-N$ در هر ترانزیستور و از آنجا که هر پیوند $P-N$ از نظر نوع بایاس دارای دو حالت مستقیم و معکوس است، می‌توان در حالت کلی چهار حالت مختلف بایاس را برای یک ترانزیستور در نظر گرفت و به آنها نام مناسبی اختصاص داد. در جدول ۴-۱ چگونگی نامگذاری رایج برای حالتهای مختلف بایاس ترانزیستور دیده می‌شود.

در کاربردهای خطی و به ویژه تقویت‌کننده‌ها معمولاً ترانزیستورها در ناحیه فعال بایاس می‌شوند؛ در حالی که در کاربردهایی از قبیل مدارهای منطقی و کلیدهای دیجیتال معمولاً از ترانزیستورها در دو ناحیه قطع و اشباع استفاده می‌شود. بایاس ترانزیستور در حالت فعال معکوس، به دلایلی که توضیح داده خواهد شد در عمل کاربرد چندانی ندارد.



ب) نوع *NPN* — الف) نوع *PNP*

شکل ۴-۳: علامت مداری ترانزیستور

جدول ۴-۱: حالتهای مختلف بایاس ترانزیستور

حالت بایاس	پیوند بیس و امیتر	پیوند بیس و کلکتور
فعال	مستقیم	معکوس
قطع	معکوس	معکوس
اشباع	مستقیم	مستقیم
فعال معکوس	معکوس	مستقیم

۴-۲ اساس کار ترانزیستور در ناحیه فعال

در مقدمه این فصل به این موضوع اشاره کردیم که ترانزیستور را می‌توان به صورت یک منبع جریان کنترل شده با جریان در نظر گرفت. برای درک این مطلب، بهتر است ترانزیستور بایاس شده توسط منابع DC به صورت شکل ۴-۴ را مورد مطالعه قرار دهیم. همان گونه که ملاحظه می‌شود در این شکل ترانزیستور توسط منابع V_{EE} و V_{CC} در ناحیه فعال بایاس شده است. در اینجا بحث خود را به ترانزیستور PNP اختصاص می‌دهیم. توصیف عملکرد ترانزیستورهای NPN نیز چندان تفاوتی ندارد. زیرا در ترانزیستور NPN الکترونهای آزاد نقشی را که حفره‌ها در نوع PNP ایفا می‌کنند، به عهده خواهند داشت.

در ناحیه فعال همان‌طور که در شکل ۴-۴ ملاحظه می‌شود، پیوند کلکتور ـ بیس (CB) به صورت معکوس و پیوند امیتر-بیس (EB) به صورت مستقیم بایاس می‌شود. ابتدا بایاس معکوس پیوند کلکتور-بیس را در نظر می‌گیریم و فرض می‌کنیم پیوند امیتر ـ بیس مدار باز باشد. در فصلهای قبل آموختیم که جریان معکوس یک پیوند $P-N$ تقریباً ثابت و مستقل از ولتاژ خارجی دو سر پیوند است. همچنین، دیدیم که اگر چنانچه بخواهیم جریان معکوس پیوند را افزایش دهیم باید به نحوی میزان حاملهای اقلیت را بالا ببریم. مثلاً در دیود نوری با تابش فوتونهای نورانی و تحریک الکترونهای ظرفیت میزان حاملهای اقلیت را افزایش می‌دهیم. در واقع ازدیاد حاملهای اقلیت به هر شکل دیگری



شکل ۴-۴: نحوه بایاس ترانزیستور PNP در ناحیه فعال

نیز که صورت پذیرد باعث افزایش جریان معکوس پیوند می‌شود. در شکل ۴-۵ به جای امیتر یک مولد حفره فرضی در مجاورت بیس قرار داده شده است. این مولد فرضی در هر ثانیه g_p حامل اقلیت به لایه N تزریق می‌کند. همان‌طور که ملاحظه می‌شود با افزایش g_p جریان معکوس پیوند کلکتور ـ بیس افزایش می‌یابد در حالی که مستقل از ولتاژ معکوس پیوند باقی می‌ماند.

یک وسیله مناسب برای تزریق حفره، یک پیوند $P-N$ در حالت بایاس مستقیم است. در چنین پیوندی، چنانچه چگالی ناخالصیهای طرف P خیلی بزرگتر از چگالی ناخالصیها در طرف N باشد ($N_A \gg N_D$)، می‌توان گفت جریان عمدتاً ناشی‌از تزریق حفره‌ها از طرف P به N است.

بدیهی است با توجه به اینکه در ساختمان ترانزیستور، لایه امیتر از میزان ناخالصی بالاتری نسبت به بیس برخوردار است و همچنین پیوند امیتر ـ بیس به صورت مستقیم بایاس می‌شود (ناحیه فعال)، می‌توان امیتر را به عنوان عامل تزریق کننده حاملهای اقلیت اضافی (حفره) به بیس در نظر گرفت. در حقیقت نام امیتر که به معنای پخش کننده و تزریق کننده است با عنایت به این تعبیر انتخاب شده است. اکنون ممکن است این سؤال مطرح شود که چرا حفره‌های تزریقی به بیس با الکترونهای آزاد این لایه ترکیب و خنثی نمی‌شوند؟ پاسخ به این سؤال را باید در نازک بودن لایه بیس و درصد ناخالصی کمتر آن جستجو نمود. با توجه به این دو عامل می‌توان گفت که حفره‌ها تحت تأثیر ولتاژ منفی کلکتور، به سرعت از بیس عبور نموده و فقط درصد اندکی از آنها در بیس با الکترونهای آزاد ترکیب مجدد می‌شوند. معمولاً بین ۹۰ تا ۹۹٫۵ درصد از حفره‌های تزریقی امیتر از بیس عبور کرده و جذب کلکتور می‌شوند. نام کلکتور (جمع کننده) نیز به مناسبت همین عمل جمع‌کنندگی حاملهای تزریق شده به بیس به این لایه اختصاص یافته است. آن دسته از الکترونهای آزاد ناحیه بیس که در ترکیب مجدد با حفره‌های تزریقی از بین می‌روند، توسط منبع V_{EE} جایگزین می‌شوند.

اکنون با مقایسه لایه امیتر با مولد حفره فرضی شکل ۴-۵ و با توجه به منحنی‌های نشان داده شده در این شکل، می‌توان نتیجه گرفت که در ترانزیستور، جریان کلکتور در ناحیه فعال تقریباً از



شکل ۴-۵: نمایش افزایش جریان معکوس کلکتور با افزایش میزان حفره‌های تزریق شده به بیس توسط مولد حفره فرضی

ولتاژ معکوس کلکتور ـ بیس مستقل بوده و توسط جریان امیتر کنترل می‌شود. در تأیید این امر و برای تکمیل بحث فوق مناسب است که از وضعیت سد پتانسیل در محل پیوندهای ترانزیستور نیز کمک بگیریم. در شکل ۴-۶، تغییرات پتانسیل الکتریکی یک ترانزیستور در حالت بدون بایاس و همین تغییرات برای ترانزیستور در حالتی که در ناحیه فعال بایاس شده، نشان داده شده است.

در این شکلها برای سادگی، ساختمان ترانزیستور کاملاً متقارن فرض گردیده و از عرض نواحی تهی نیز صرف‌نظر شده است. چون پیوند امیتر ـ بیس در حالت بایاس مستقیم است، سد پتانسیل آن به اندازه ولتاژ $|V_{EB}|$ کاهش یافته است. این کاهش سد پتانسیل راه را برای تزریق حاملهای اقلیت اضافی به بیس هموار می‌سازد. حاملهای تزریق شده به بیس نه تنها در مقابل خود مانع پتانسیلی ملاحظه نمی‌کنند، بلکه در سراشیبی سد پتانسیل موجود قرار گرفته و به دامان کلکتور سقوط می‌کنند. روشن است که میزان موفقیت حاملهای تزریق شده در رسیدن به کلکتور ارتباط چندانی به ارتفاع سد پتانسیل کلکتور ـ بیس و یا ولتاژ $|V_{CB}|$ ندارد؛ زیرا به هر حال این حاملها از این سد پتانسیل سقوط خواهند کرد. بدین ترتیب بار دیگر ملاحظه می‌شود که در ناحیه فعال جریان کلکتور تابع ولتاژ V_{CB} نبوده، بلکه توسط حاملهای اقلیت تزریق شده به بیس تعیین می‌شود. با توجه به بحث فوق، استفاده از معادله زیر برای جریان کلکتور ترانزیستور PNP قابل درک است:

$$I_C = I_S\, e^{V_{EB}/V_T} \qquad (۱-۴)$$

چنانچه معادله جریان دیود (رابطه ۲-۲) را به خاطر بیاوریم خواهیم دید که بخش نمایی رابطه ۴-۱ در واقع متناسب با جریان هدایت پیوند امیتر ـ بیس یا تقریباً میزان تزریق حفره‌ها به بیس است. پارامتر η که در رابطه ۲-۲ وجود دارد در اینجا ۱ فرض شده است؛ چراکه برای ترانزیستورهای امروزی این مقدار به جز در مواردی خاص (مثلاً جریانهای بسیار بزرگ یا بسیار کوچک) واقعاً نزدیک به یک است. I_S را جریان اشباع ترانزیستور می‌نامند. مقدار این جریان متناسب با عکس عرض بیس و نیز متناسب با سطح مقطع پیوند امیتر ـ بیس است. مقدار I_S معمولاً بین 10^{-12} تا 10^{-15} آمپر و



شکل ۴-۶: نمایش تغییرات پتانسیل الکتریکی در ترانزیستور

تابع دما می‌باشد. به علت نسبت مستقیم اندازه I_S با سطح مقطع پیوند امیتر ـ بیس به آن ضریب مقیاس جریان نیز می‌گویند. این بدان معنی است که مثلاً اگر دو ترانزیستور از هر نظر مشابه بوده و فقط یکی دارای سطح مقطع امیتر ـ بیس دو برابر دیگری باشد، به ازای ولتاژهای V_{EB} مساوی، جریان ترانزیستور بزرگتر دو برابر جریان ترانزیستور دیگر خواهد بود. در ادامه ضمن بررسی دقیقتر مؤلفه‌های مختلف جریان در ترانزیستور، روابط مهم دیگری برای جریان کلکتور به دست می‌آوریم.

مؤلفه‌های جریان در ترانزیستور

در شکل ۴-۷ نحوه جابه‌جایی حاملهای بار الکتریکی در ترانزیستور نشان داده شده است. مدار بایاس ترانزیستور مورد نظر، همان مدار شکل ۴-۴ (بایاس در ناحیه فعال) است. در شکل، پیکانهای خاکستری به منظور نمایش حرکت الکترونهای آزاد و پیکانهای سفید جهت نشان دادن جابه‌جایی حفره‌ها مورد استفاده قرار گرفته است. توضیح بخشهای شماره‌گذاری شده شکل به شرح زیر است:

۱. حفره‌های تزریقی از امیتر که در بیس با الکترونهای آزاد بیس ترکیب می‌شوند.
۲. حفره‌های تزریقی از امیتر که نهایتاً به کلکتور می‌رسند.
۳. الکترونهای آزاد تزریقی از بیس به امیتر در محل پیوند، در حالت هدایت پیوند امیتر ـ بیس.
۴. الکترونهای آزادی که توسط بیس جهت ترکیب با حفره‌های تزریقی از امیتر تأمین می‌شوند.
۵. حاملهای اقلیت که جریان اشباع معکوس پیوند کلکتور ـ بیس را تشکیل می‌دهند.

در ارتباط با هر یک از جابه‌جایی‌های فوق یک مؤلفه جریان الکتریکی مطرح می‌شود. در شکل ۴-۸ مؤلفه‌های مختلف جریان الکتریکی نشان داده شده است. با مقایسه دو شکل ۴-۷ و ۴-۸ می‌توان حاملهای به وجود آورنده هر مؤلفه جریان را شناسایی نمود. بدین ترتیب



شکل ۴-۷: نحوه جابه‌جایی حفره‌ها و الکترونهای آزاد در ترانزیستور بایاس شده در ناحیه فعال



شکل ۴-۸: مؤلفه‌های مختلف جریان در ترانزیستور بایاس شده در ناحیه فعال

می‌توان جریان کلکتور (I_C) را به صورت زیر بیان نمود:

$$I_C = I_{PC} + I_{CBO} \qquad (۲-۴)$$

که در آن I_{PC} مؤلفه جریان حاصل از آن دسته از حفره‌های تزریقی است که به کلکتور رسیده‌اند و I_{CBO} جریان اشباع معکوس پیوند کلکتور ـ بیس است. همچنین برای جریان امیتر (I_E) داریم

$$I_E = I_{PE} + I_{NE} \qquad (۳-۴)$$

چون چگالی حفره‌ها در امیتر بسیار بزرگتر از چگالی الکترونهای آزاد در بیس است، معمولاً I_{PE} خیلی بزرگتر از I_{NE} است. نسبت I_{PE}/I_E را بازده تزریق امیتر نامیده و با γ نمایش می‌دهند.

$$\gamma = \frac{I_{PE}}{I_E} \qquad (۴-۴)$$

مؤلفه I_{PC} جریان کلکتور متناسب با I_{PE} است. ضمناً هر چه میزان حفره‌های ترکیب شده در بیس کمتر باشد، بخش بیشتری از I_{PE} به کلکتور می‌رسد. بنابراین نسبت I_{PC} به I_{PE} مبین توانایی بیس، در انتقال حفره‌های تزریق شده به کلکتور است. این نسبت را با α^* نمایش داده و به آن **ضریب انتقال بیس** می‌گویند.

$$\alpha^* = \frac{I_{PC}}{I_{PE}} \qquad (۵-۴)$$

ضریب انتقال بیس (α^*)، به عرض مؤثر بیس بستگی دارد. هر قدر این عرض مؤثر کوچکتر باشد α^* به یک نزدیکتر است. منظور از عرض مؤثر بیس، عرض ناحیه خنثی در این ناحیه است که نواحی تهی را شامل نمی‌شود.

RLFB

تقویت جریان در ترانزیستور

از مقایسه روابط ۴-۴ و ۴-۵ می‌توان نتیجه گرفت که مؤلفه I_{PC} جریان کلکتور با جریان امیتر (I_E) متناسب است. ضریب این تناسب را با α نشان می‌دهند.

$$\alpha = \frac{I_{PC}}{I_E} = \frac{I_{PC}}{I_{PE}} \frac{I_{PE}}{I_E} = \alpha^* \gamma \qquad (۶-۴)$$

با استفاده از تعریف α می‌توان رابطه جریان کلکتور (I_C) و جریان امیتر (I_E) ترانزیستور در ناحیه فعال را به صورت زیر بیان نمود:

$$I_C = I_{PC} + I_{CBO} = \alpha I_E + I_{CBO} \cong \alpha I_E \qquad (۷-۴)$$

معمولاً در ناحیه فعال I_{CBO} در مقابل αI_E قابل صرف‌نظر است و بنابراین ضریب α در واقع نسبت جریان کلکتور به جریان امیتر ترانزیستور در ناحیه فعال است. به همین دلیل α را **بهره جریان سیگنال بزرگ ترکیب بیس مشترک** می‌نامند (با ترکیبهای ترانزیستور از جمله ترکیب بیس مشترک، در همین فصل آشنا خواهید شد). مقدار α برای ترانزیستورهای مختلف بین ۰٫۹ تا ۰٫۹۹۵ تغییر می‌کند. بنابراین هیچ‌گونه تقویت جریان واقعی بین کلکتور و امیتر صورت نمی‌گیرد. می‌توان نشان داد که در حقیقت، تقویت جریان در ترانزیستور، بین جریان کلکتور و جریان بیس وجود دارد. برای این منظور معادله KCL را برای جریان سرهای ترانزیستور می‌نویسیم. با توجه به جهت جریانهای مشخص شده در شکل ۴-۸ داریم

$$I_E = I_B + I_C \qquad (۸-۴)$$

با ترکیب روابط ۴-۷ و ۴-۸ می‌توان نوشت

$$I_C = \alpha(I_B + I_C) + I_{CBO}$$

و در نتیجه

$$I_C = \frac{\alpha}{1-\alpha} I_B + \frac{1}{1-\alpha} I_{CBO} \qquad (۹-۴)$$

با توجه به اینکه α نزدیک به واحد است، نسبت $\alpha/(1-\alpha)$ می‌تواند عدد بزرگی باشد. این نسبت را با β نمایش می‌دهند و بنابراین خواهیم داشت

$$I_C = \beta I_B + (1+\beta) I_{CBO} \cong \beta I_B \qquad (۱۰-۴)$$

β را **بهره جریان ترکیب امیتر مشترک** می‌نامند. هر چه α به یک نزدیکتر باشد β بزرگتر خواهد

بود. همچنین حساسیت β نسبت به تغییرات α بسیار زیاد است. به طور مثال اگر α از ۰٫۹۹ به ۰٫۹۹۸ تغییر یابد، β از ۹۹ به ۴۹۹ تغییر خواهد کرد. از آنجاکه ساخت ترانزیستورها با مشخصات کاملاً یکسان، از جمله عرض بیس دقیقاً برابر هم، ممکن نیست پارامتر α حتی برای ترانزیستورهای از یک نوع کمی متفاوت خواهد بود. در نتیجه پارامتر βبرای این ترانزیستورها نه تنها یکسان نیست بلکه دارای دامنه تغییرات قابل توجهی است.

معادله کلی جریان کلکتور

در بررسی مؤلفه‌های جریان در ترانزیستور، فرض بر این بود که ترانزیستور در ناحیه فعال بایاس شده است. در ناحیه فعال، همان‌طور که قبلاً اشاره شد، پیوند امیتر ـ بیس به صورت مستقیم و پیوند کلکتور ـ بیس به صورت معکوس بایاس می‌شود. معادله جریان کلکتور را می‌توان به شکل کلی‌تری نیز نوشت، به طوری که حالت هدایت پیوند کلکتور ـ بیس را نیز شامل شود. برای این کار باید در رابطه ۴-۷ جریان اشباع معکوس پیوند کلکتور ـ بیس را با رابطه کلی جریان مستقیم یک پیوند $P-N$ جایگزین نماییم. در نتیجه معادله کلی جریان کلکتور به صورت زیر به دست می‌آید:

$$\begin{aligned} I_C &= \alpha I_E - I_{CBO}(e^{V_C/V_T} - ۱) \\ &= \beta I_B - (۱+\beta) I_{CBO}(e^{V_C/V_T} - ۱) \end{aligned} \qquad (۱۱-۴)$$

منظور از V_C ولتاژ مستقیم وصل شده به دو سر کلکتور و بیس است. در ترانزیستور PNP، $V_C = V_{CB}$ و در ترانزیستور NPN، $V_C = V_{BC}$ است. برای مقادیر V_C منفی و خیلی بزرگتر از V_T، معادله فوق به صورت رابطه ۴-۷ در می‌آید. در اینجا ذکر این نکته ضروری است که گرچه تاکنون بحث خود را بر روی ترانزیستور PNP متمرکز کرده بودیم، اما روابطی که بین جریان پایه‌های مختلف ترانزیستور به دست آوردیم برای ترانزیستور NPN نیز صحیح هستند. همچنین برای ترانزیستور NPN جهت جریان هر سه سر امیتر، کلکتور و بیس نسبت به ترانزیستور PNP تغییر می‌کند.

۴-۳ مشخصه‌های ترانزیستور

ترانزیستور مانند سایر عناصری که در مدار و الکترونیک معرفی می‌شوند با منحنی‌های مشخصه آن که به نحو خاصی ارتباط بین تغییرات ولتاژ و جریان در سرهای مختلف ترانزیستور را توصیف می‌کنند شناخته می‌شود. از آنجاکه طرز قرارگرفتن ترانزیستور در مدارهای مختلف و نحوه اِعمال سیگنال ورودی و گرفتن سیگنال خروجی از آن، به شکلهای متنوعی صورت می‌گیرد و همچنین کمیتهای ولتاژ و جریان ترانزیستور را به شکلهای مختلفی می‌توان به عنوان متغیر مستقل

و متغیر تابع تعریف نمود، لذا برای ترانزیستور می‌توان مشخصه‌های ولتاژ و جریان متعددی را تعریف نمود.

در عمل بر اساس استفاده‌ای که از مشخصه ترانزیستور در طراحی و تحلیل مدارها صورت می‌گیرد، مشخصه‌های خاصی از آن مورد توجه قرار گرفته و به نام مشخصه‌های خروجی و ورودی ترانزیستور تعریف می‌شوند.

در نظریه مدار با استفاده از یک شبکه دوقطبی می‌توان ارتباط بین سیگنالهای ورودی و خروجی یک قطعه یا یک مدار معین را در قالبهای مشخصی بیان نمود. این کار امکان تعریف مشخصه‌های ولتاژ و جریان مناسب و یا ارائه یک مدل مناسب برای آن قطعه یا مدار را فراهم می‌سازد. در شکل ۴-۹-الف یک شبکه دوقطبی و در شکل ۴-۹-ب ترانزیستور به عنوان یک شبکه دوقطبی نشان داده شده است.

$v_۱$ و $i_۱$ ولتاژ و جریان قطب ورودی و $v_۲$ و $i_۲$ ولتاژ و جریان قطب خروجی نامیده می‌شوند. طبق تعریف، منظور از مشخصه خروجی تابع دومتغیره $i_۲ = f(i_۱, v_۲)$ است که می‌توان آن را به صورت دسته منحنی‌هایی که نشانگر تغییرات $i_۲$ برحسب $v_۲$ به ازای مقادیر ثابت مختلفی از $i_۱$ هستند رسم نمود. همچنین طبق تعریف، مشخصه ورودی تابع دومتغیره $i_۱ = g(v_۲, v_۱)$ است که به صورت دسته منحنی‌هایی شامل تغییرات $i_۱$ برحسب $v_۱$ به ازای مقادیر ثابت مختلفی از $v_۲$ رسم می‌شود.

با توجه به شکل ۴-۹-ب می‌توان سه ترکیب مختلف از نظر نحوه قرار گرفتن ترانزیستور در یک مدل دوقطبی تصور نمود. در هر یک از این سه ترکیب، یکی از سرهای ترانزیستور در قطب یا حلقه ورودی، یک سر دیگر در قطب یا حلقه خروجی و سر سوم به صورت مشترک بین دو قطب قرار می‌گیرد. نامگذاری این سه ترکیب مختلف بر اساس نام سر مشترک بین قطبهای ورودی و خروجی صورت می‌گیرد و لذا از این پس به عنوان ترکیبهای بیس مشترک (CB)[1]، امیتر مشترک



شکل ۴-۹: دوقطبی و مدل معادل آن برای ترانزیستور

1. *Common Base*

جدول ۴-۲: تعریف مشخصه‌های ترانزیستور در ترکیبهای مختلف مداری آن

	نوع ترکیب	مشخصه خروجی	مشخصه ورودی
بیس مشترک		$i_C = f_1(i_E, v_{CB})$	$i_E = g_1(v_{CB}, v_{EB})$
امیتر مشترک		$i_C = f_2(i_B, v_{CE})$	$i_B = g_2(v_{CE}, v_{BE})$
کلکتور مشترک		$i_E = f_3(i_B, v_{EC})$	$i_B = g_3(v_{EC}, v_{BC})$

(CE)[1] و کلکتور مشترک (CC)[2] شناخته می‌شوند. در جدول ۴-۲ چگونگی قرار گرفتن یک ترانزیستور PNP در ترکیبهای CB، CE و CC و نحوه تعریف مشخصه‌های خروجی و ورودی آن نمایش داده شده است. قابل ذکر است که در جدول فوق، جهت جریان سرهای ترانزیستور جهت واقعی آنها در نظر گرفته شده و لذا در بعضی از موارد در تعریف کلی مشخصه‌های خروجی و ورودی، علامت متغیرها تغییر می‌کند.

در این فصل مشخصه‌های ترانزیستور در ترکیبهای مختلف مداری آن، از دید DC و سیگنالهای بزرگ بررسی می‌شود که نتایج آن در مبحث بایاس ترانزیستور و انتخاب نقطه کار DC مناسب برای تقویت‌کننده‌های ترانزیستوری کاربرد مستقیم دارد. تجزیه و تحلیل سیگنال کوچک ترانزیستور و خطی‌سازی منحنی‌های مشخصه آن در حوالی نقطه کار DC و به دست آوردن مدلهای خطی برای ترانزیستور، از جمله مباحث مهم دیگری است که در فصل ششم این کتاب به آنها خواهیم پرداخت.

۴-۴ ترکیب بیس مشترک

چون ترانزیستور دارای سه سر خارجی متمایز است، از لحاظ نحوه اتصال ورودی و خروجی به آن، می‌تواند به شکلهای مختلفی در مدارهای الکترونیکی مورد استفاده قرار گیرد. به عبارت دیگر هر یک از سرهای ترانزیستور ممکن است بین ورودی و خروجی مشترک باشند. در این بخش حالتی

1. Common Emitter 2. Common Collector



الف) ترانزیستور PNP ب) ترانزیستور NPN

شکل ۴-۱۰: مدار بیس مشترک

را در نظر می‌گیریم که بیس به عنوان سر مشترک و امیتر و کلکتور، به ترتیب به عنوان سرهای ورودی و خروجی به‌کار گرفته می‌شوند. در شکل ۴-۱۰ ترانزیستورهای PNP و NPN در ترکیب بیس مشترک نشان داده شده‌اند.

مشخصه خروجی

در ترکیب بیس مشترک، جریان و ولتاژ خروجی به ترتیب I_C و V_{CB} بوده و جریان ورودی I_E است. بنابراین برای ترانزیستور در ترکیب بیس مشترک، مشخصه خروجی به صورت $I_C(I_E, V_{CB})$ بیان می‌شود. در شکل ۴-۱۱ منحنی‌های مشخصه خروجی یک ترانزیستور PNP در ترکیب بیس مشترک نشان داده شده است. در $I_E = 0$ (امیتر مدار باز) میزان تزریق حفره از امیتر به بیس صفر است و جریان کلکتور منحصراً جریان اشباع معکوس پیوند کلکتور ـ بیس (I_{CBO}) می‌باشد. جریان I_{CBO} برای ترانزیستورهای سیلیکن در حدود ۱ تا ۱۰۰ نانو آمپر و برای ترانزیستورهای ژرمانیم در حدود چند میکرو آمپر است. به همین علت منحنی مربوط به $I_E = 0$ بسیار نزدیک و تقریباً منطبق بر محور V_{CB} رسم شده است. بر روی مشخصه خروجی شکل ۴-۱۱ سه ناحیه مختلف مشخص گردیده است که در ادامه به شرح هر یک از آنها می‌پردازیم.

ناحیه قطع: بنا به تعریف در ناحیه قطع، هر دو پیوند امیتر ـ بیس و کلکتور ـ بیس در حالت معکوس هستند. بنابراین جریان کلکتور برابر I_{CBO} بوده و جریان امیتر کوچکتر و یا مساوی صفر است. در مشخصه خروجی بیس مشترک (شکل ۴-۱۱)، ناحیه قطع، ناحیه زیر منحنی مربوط به $I_E = 0$ و در قسمت V_{CB}های کوچکتر از ۰٫۶ ولت است.

ناحیه فعال: ناحیه فعال کار ترانزیستور ناحیه‌ای است که در آن پیوند امیتر ـ بیس در حالت مستقیم و پیوند کلکتور ـ بیس در حالت معکوس باشند. در این ناحیه جریان I_C از رابطه ۴-۷ به دست می‌آید. بر اساس رابطه مذکور، ظاهراً جریان کلکتور هیچ‌گونه وابستگی به ولتاژ V_{CB} ندارد و تنها تابع I_E است. با دقت در منحنی‌های مشخصه خروجی ملاحظه می‌کنیم که در ناحیه فعال به



شکل ۴-۱۱: مشخصه خروجی یک ترانزیستور سیلیکن *PNP* در پیوند بیس مشترک

ازای یک مقدار ثابت I_E، جریان I_C کاملاً ثابت نبوده و با افزایش $|V_{CB}|$ کمی افزایش می‌یابد. اما این افزایش هیچگاه به مفهوم دقیق نبودن رابطه ۴-۷ برای ناحیه فعال نیست. در واقع ضریب α در رابطه ۴-۷ ثابت نبوده و با افزایش $|V_{CB}|$ کمی تغییر می‌کند. علت این تغییر آن است که با افزایش ولتاژ معکوس V_{CB}، عرض مؤثر ناحیه بیس کاهش یافته و در نتیجه ضریب انتقال بیس (α^*) کمی افزایش می‌یابد. چون بهره α با ضریب α^* متناسب است، ازدیاد α^* موجب افزایش α و در نتیجه ازدیاد I_C با یک I_E ثابت می‌شود. این پدیده را **مدولاسیون عرض بیس** و یا **اثر ارلی**[1] می‌نامند.

در شکل ۴-۱۱ بخش بالای منحنی $I_E = ۰$ و سمت راست خط $V_{CB} = ۰٫۶V$ به عنوان ناحیه فعال مشخص شده است. مشاهده می‌کنیم که در این ناحیه جریان خروجی I_C تقریباً تابع خطی جریان ورودی I_E است (با صرف‌نظر از I_{CBO}). از این نظر ناحیه فعال را **ناحیه خطی** مشخصه خروجی نیز می‌نامند.

1. *Early Effect*

ناحیه اشباع: چنانچه هر دو پیوند کلکتور ـ بیس و امیتر ـ بیس یک ترانزیستور در حالت مستقیم باشند، می‌گویند ترانزیستور در ناحیه اشباع قرار گرفته و یا به عبارت ساده‌تر اشباع شده است. در شکل ۴-۱۱ ناحیه اشباع، بخش سمت چپ خط $V_{CB} = ۰٫۶V$ را شامل می‌شود. مشاهده می‌کنیم که در ناحیه اشباع جریان کلکتور به شدت تحت تأثیر ولتاژ V_{CB} بوده و افزایش اندکی در ولتاژ مثبت V_{CB}، کاهش قابل ملاحظه‌ای در جریان کلکتور را به دنبال دارد. در توجیه این تأثیر می‌توان دو عامل کاهش α و نیز به وجود آمدن جریان مستقیم پیوند کلکتور ـ بیس را ذکر نمود. کاهش α ناشی از مثبت شدن لایه کلکتور و در نتیجه از دست رفتن میدان الکتریکی منفی‌ای است که باعث جذب حفره‌های تزریقی امیتر به طرف کلکتور می‌شد. همچنین جریان مستقیم پیوند کلکتور ـ بیس، با جهت از P به N، در خلاف جهت جریان حفره‌های تزریقی امیتر بوده و آن را خنثی می‌نماید. در ناحیه اشباع ممکن است جهت جریان کلکتور معکوس نیز بشود.

مثال ۴-۱: در مدار شکل ۴-۱۰-ب، با فرض $V_{CB} = ۵$، $\alpha = ۰٫۹۸$، $V_{BE} = ۰٫۷V$، $R_C = ۴K\Omega$، $V_{CC} = ۱۰V$ و $V_{EE} = ۱۰V$، مقادیر I_C، I_E و R_E را محاسبه نمایید (فرض کنید ترانزیستور در ناحیه فعال کار می‌کند).

حل:

معادلات KVL در حلقه‌های بیس و کلکتور عبارتند از

$$V_{EE} = R_E I_E + V_{BE} \qquad (۱۲-۴)$$

$$V_{CC} = R_C I_C + V_{CB} \qquad (۱۳-۴)$$

با جایگذاری مقادیر و استفاده از معادلات فوق داریم

$$۱۰ = R_E I_E + ۰٫۷$$

$$۱۰ = ۴ I_C + ۵$$

در ناحیه فعال $I_C = \alpha I_E$ بوده که با به‌کارگیری آن مقدار I_E و درنتیجه مقدار R_E محاسبه می‌شود.

$$I_C = \frac{۵}{۴} = ۱٫۲۵mA$$

$$I_E = \frac{۱٫۲۵}{۰٫۹۸} \cong ۱٫۲۸mA$$

$$R_E = \frac{۱۰ - ۰٫۷}{۱٫۲۸} \cong ۷٫۲۷K\Omega$$

مثال ۴-۲: اگر در مدار شکل ۴-۱۰-الف، $R_E = ۹/۳\,K\Omega$، $\alpha = ۰/۹۸$، $V_{CC} = ۱۰\,V$ و $V_{EE} = ۱۰\,V$ باشد.

الف) با فرض $R_C = ۱۱\,K\Omega$ و $V_{EB} = ۰/۷\,V$ آیا ترانزیستور در ناحیه فعال کار می‌کند؟ اگر جواب منفی است ناحیه کار ترانزیستور را تعیین کنید.

ب) در صورتی که $R_C = ۴\,K\Omega$ و $V_{EE} = ۰\,V$ باشد ناحیه کار ترانزیستور را تعیین کنید.

حل:

الف) با نوشتن معادله KVL در مدار شکل ۴-۱۰-الف داریم

$$V_{EE} = R_E I_E + V_{EB} \Rightarrow ۱۰ = ۹/۳ I_E + ۰/۷ \Rightarrow I_E = ۱ mA$$

$$V_{CC} = R_C I_C - V_{CB} \Rightarrow ۱۰ = ۱۱ I_C - V_{CB} \qquad (۱۴-۴)$$

در صورتی که ترانزیستور در ناحیه فعال باشد می‌توان نوشت

$$I_C = \alpha I_E = ۰/۹۸ I_E = ۰/۹۸\,mA$$

با جایگزینی در رابطه ۴-۱۴ خواهیم داشت

$$V_{CB} = ۱۱ \times ۰/۹۸ - ۱۰ = ۰/۷۸\,V$$

مقدار فوق برای V_{CB} نشان می‌دهد که پیوند کلکتور ـ بیس به صورت مستقیم بایاس شده و بنابراین ترانزیستور نمی‌تواند در ناحیه فعال کار کند. از طرف دیگر روشن است که پیوند امیتر ـ بیس هم به صورت مستقیم بایاس شده است و بنابراین ترانزیستور در ناحیه اشباع قرار دارد.

ب) چنانچه $V_{EE} = ۰\,V$ شود، پیوند امیتر ـ بیس ولتاژ بایاسی نخواهد داشت و I_E و V_{EB} برابر صفر می‌شوند و هیچ‌گونه حفره‌ای به بیس تزریق نمی‌شود. در این حالت هر دو پیوند امیتر ـ بیس و کلکتور ـ بیس در وضعیت قطع قرار گرفته و ترانزیستور در ناحیه قطع خواهد بود.

■

مشخصه ورودی

در ترکیب بیس مشترک دسته منحنی‌های تغییرات I_E برحسب V_{EB} که برای مقادیر مختلف V_{CB} رسم شده‌اند، مشخصه ورودی را تشکیل می‌دهند. در شکل ۴-۱۲ مشخصه ورودی یک ترانزیستور سیلیکن PNP نشان داده شده است. منحنی‌های شکل ۴-۱۲ همان مشخصه‌های جریان ـ ولتاژ دیود پیوند امیتر ـ بیس به ازای مقادیر مختلف ولتاژ کلکتور می‌باشند.



شکل ۴-۱۲: مشخصه ورودی یک ترانزیستور سیلیکن PNP

ملاحظه می‌شود که به ازای مقادیر $V_{EB} < ۰/۵\,V$ جریان امیتر تقریباً برابر صفر است. ولتاژ ۰/۵ ولت در واقع ولتاژ آستانه هدایت (V_γ) پیوند امیتر ـ بیس است. در ترانزیستورهای ژرمانیم این ولتاژ حدود ۰/۱ ولت است. معمولاً در ناحیه فعال که جریان امیتر مقدار قابل ملاحظه‌ای دارد، ولتاژ V_{EB} را برابر ۰/۷ ولت (۰/۲ ولت برای ژرمانیم) فرض می‌کنند و آن را به صورت $V_{EB}(ON) = ۰/۷\,V$ بیان می‌نمایند. در منحنی‌های مشخصه ورودی، با افزایش ولتاژ معکوس V_{CB} و به ازای یک مقدار معین V_{EB}، جریان I_E افزایش می‌یابد. این افزایش I_E نتیجه همان اثر ارلی است که در بخش مربوط به ناحیه فعال توضیح دادیم. واقعیت این است که ازدیاد ولتاژ معکوس کلکتور ـ بیس نه تنها باعث کاهش عرض مؤثر بیس می‌شود بلکه گرادیان چگالی حفره‌ها را نیز افزایش می‌دهد، که این خود موجب افزایش I_E می‌شود.

تقویت ولتاژ

از ترانزیستور در ترکیب بیس مشترک می‌توان برای تقویت ولتاژ استفاده نمود. در شکل ۴-۱۳ یک تقویت کننده ساده بیس مشترک با ترانزیستور سیلیکن PNP نمایش داده شده است. در این شکل برای ولتاژ خروجی v_O داریم

$$v_O = i_C R_C - V_{CC} \qquad (۱۵-۴)$$

در ناحیه فعال با صرف‌نظر از جریان I_{CBO}، برای جریان i_C می‌توان نوشت



شکل ۴-۱۳: یک تقویت‌کننده ساده بیس مشترک

$$i_C = \alpha i_E \qquad (۱۶-۴)$$

همچنین با استفاده از معادله KVL در حلقه ورودی، i_E به صورت زیر به دست می‌آید:

$$i_E = \frac{v_i}{R_E} + \frac{V_{EE} - V_{EB}(ON)}{R_E} \qquad (۱۷-۴)$$

که با جایگزینی در روابط ۴-۱۶ و ۴-۱۵ خواهیم داشت

$$v_O = -V_{CC} + \frac{\alpha R_C}{R_E}\left[V_{EE} - V_{EB}(ON)\right] + \frac{\alpha R_C}{R_E} v_i \qquad (۱۸-۴)$$

همان‌طور که ملاحظه می‌شود در ولتاژ خروجی v_O، دو بخش قابل تفکیک DC و ac وجود دارد، که قسمت ac آن عبارت از $\alpha(R_C/R_E)v_i$ است. روشن است که در این مدار، تقویت جریانی صورت نگرفته است. اما سیگنال ورودی v_i در خروجی به صورت $\alpha(R_C/R_E)v_i$ ظاهر شده است. بنابراین بهره ولتاژ (A_v) مدار عبارت است از

$$A_v = \frac{v_o}{v_i} = \frac{\alpha R_C}{R_E} \qquad (۱۹-۴)$$

چون α عددی نزدیک به یک است، شرط تقویت کنندگی ولتاژ در مدار بیس مشترک فوق این خواهد بود که مقاومت R_C خیلی بزرگتر از R_E انتخاب شود. شایان ذکر است که در این مدار مقادیر مقاومتها و منابع باید به گونه‌ای انتخاب شوند که ترانزیستور همواره در ناحیه فعال باقی بماند. برای این منظور باید همواره $i_E > 0$ (در رابطه ۴-۱۷) و $v_{CB} = v_O \leq 0/6V$ باشد.

۴-۵ ترکیب امیتر مشترک

در ترکیب امیتر مشترک نحوه قرار گرفتن ترانزیستور به گونه‌ای است که امیتر بین ورودی و خروجی مشترک بوده، ورودی به بیس اِعمال گردیده و خروجی از کلکتور گرفته می‌شود. در شکل ۴-۱۴ مدارهای امیتر مشترک با استفاده از ترانزیستورهای PNP و NPN نشان داده شده‌اند. در این مدارها جهت واقعی جریان سرهای ترانزیستور را به عنوان جهت قراردادی انتخاب کرده‌ایم.



ب) ترانزیستور NPN — الف) ترانزیستور PNP

شکل ۴-۱۴: مدار امیتر مشترک

مشخصه خروجی

مشخصه خروجی مدار امیتر مشترک، دسته منحنی‌های تغییرات جریان کلکتور (I_C) برحسب ولتاژ کلکتور ـ امیتر (V_{CE}) به ازای مقادیر مختلف جریان بیس (I_B) است. در شکل ۴-۱۵ مشخصه خروجی یک ترانزیستور سیلیکن NPN نمایش داده شده است. همان‌طور که ملاحظه می‌شود جریان کلکتور ترانزیستور حساسیت زیادی نسبت به تغییرات V_{CE} نشان نمی‌دهد. اما به هر حال شیب منحنی‌ها در مقایسه با مشخصه بیس مشترک افزایش قابل توجهی یافته است. همچنین مشاهده می‌کنیم که جریان بیس به مراتب کوچکتر از جریان امیتر است. مشخصه خروجی ترانزیستور در این مدار را نیز می‌توان به سه ناحیه فعال، قطع و اشباع تقسیم‌بندی نمود.

ناحیه فعال: در ناحیه فعال مطابق تعریفی که قبلاً ارائه نمودیم، پیوند بیس ـ کلکتور دارای بایاس معکوس بوده و پیوند بیس ـ امیتر به صورت مستقیم بایاس می‌شود. در مشخصه شکل ۴-۱۵ بخش بالای $I_B = 0$ و سمت راست خط $V_{CE} = V_{CE}(sat)$ ناحیه فعال را تشکیل می‌دهد. در این ناحیه ترانزیستور تقریباً به صورت خطی عملی می‌نماید. برای درک بهتر این مشخصه بار دیگر رابطه ۴-۱۰ را که معادله جریان کلکتور در ناحیه فعال ترانزیستور است مورد توجه قرار می‌دهیم.

$$I_C = \beta I_B + (\beta + 1) I_{CBO}$$

در این رابطه β بهره جریان مدار امیتر مشترک است. بر اساس معادله فوق، در صورتی که β ثابت فرض شود، به ازای یک I_B ثابت،در ناحیه فعال منحنی‌ها باید به شکل خطوط افقی باشند. البته β ثابت نیست، زیرا با ازدیاد V_{CE} به علت پدیده مدولاسیون عرض بیس، α و در نتیجه β افزایش می‌یابد. از آنجا که β نسبت به تغییرات α شدیداً حساس است، افزایش β با ازدیاد V_{CE} نسبتاً قابل توجه می‌باشد. درست به همین دلیل است که مشاهده می‌کنیم شیب منحنی‌های مشخصه امیتر مشترک بیشتر از شیب آنها در مشخصه بیس مشترک است.



شکل ۴-۱۵: مشخصه خروجی یک ترانزیستور سیلیکن *NPN* در مدار امیتر مشترک

چنانچه در رابطه ۴-۱۰، I_B را صفر قرار دهیم خواهیم داشت

$$I_C = (\beta + ۱)\, I_{CBO} \qquad (۲۰-۴)$$

یعنی به ازای $I_B = ۰$، I_C به مراتب بزرگتر از I_{CBO} بوده و در این حالت منحنی متناظر با $I_B = ۰$ برخلاف مشخصه بیس مشترک که در آن منحنی متناظر با $I_E = ۰$ بر محور V_{CB} منطبق بود، به خوبی از محور V_{CE} فاصله دارد.

در یک تحلیل جامعتر، چنانچه بخواهیم اثر ارلی یا مدولاسیون عرض بیس را که باعث افزایش جریان کلکتور با ازدیاد V_{CE} می‌شود، نیز در نظر بگیریم باید از شکل دقیقتر معادله ۴-۱ یعنی

$$I_C = I_S\,(۱ + \frac{V_{CE}}{V_A})\, e^{V_{BE}/V_T} \qquad (۲۱-۴)$$

استفاده کنیم. در معادله اخیر V_A **ولتاژ ارلی**[1] ترانزیستور نامیده می‌شود.

مقدار این پارامتر برای ترانزیستورهای مدار مجتمع حدود ۵۰ تا ۱۰۰ ولت است. رابطه ۴-۲۱ در تحلیلها و شبیه‌سازیهای کامپیوتری مدارهای ترانزیستور مورد استفاده قرار می‌گیرد.

ناحیه قطع: ناحیه قطع در ترانزیستور با $I_E = ۰$ و $I_C = I_{CBO}$ مشخص می‌شود. توجه به این نکته حائز اهمیت است که مدار باز کردن بیس، برای قطع ترانزیستور کافی نیست. زیرا به ازای

1. *Early Voltage*

$I_B = ۰$، جریان کلکتور برابر I_{CBO} نخواهد بود بلکه

$$I_C = (\beta + ۱)\, I_{CBO} = I_{CEO}$$

علامت I_{CEO} برای نشان دادن جریان کلکتور ـ امیتر درحالی که بیس مدار باز باشد ($I_B = ۰$) به کار می‌رود. در ترانزیستورهای ژرمانیم، حتی در نزدیکی ناحیه قطع، α ممکن است به بزرگی ۰٫۹ باشد. در این صورت $I_{CEO} = ۱۰\, I_{CBO}$ می‌شود. برای به حالت قطع بردن ترانزیستور ژرمانیم لازم است پیوند بیس ـ امیتر را حداقل با ولتاژ معکوس ۰٫۱ ولت بایاس نماییم. در ترانزیستورهای سیلیکنی در جریانهای کم، α بسیار نزدیک به صفر است و در نتیجه $I_{CEO} \cong I_{CBO}$ می‌باشد. در این ترانزیستورها برای به حالت قطع بردن ترانزیستور، دو سر بیس ـ امیتر را اتصال کوتاه می‌نمایند ($V_{BE} = ۰$). بنابراین می‌توان نوشت

$$V_{BE}\,(cut) = \begin{cases} -۰٫۱\,V & \text{ترانزیستور ژرمانیم } NPN \\ ۰\,V & \text{ترانزیستور سیلیکن} \end{cases} \qquad (۲۲-۴)$$

در ترانزیستورهای تجارتی جریان اشباع معکوس که با I_{CBO} مشخص می‌شود از جریان اشباع معکوس پیوند کلکتور ـ بیس بیشتر است. در توجیه این امر دو عامل زیر را می‌توان ذکر کرد:

- وجود جریان نشتی بین بیس و کلکتور که مسیر آن از طریق دیواره خارجی ترانزیستور و بدون عبور از پیوند $P-N$ بسته می‌شود و اندازه آن با V_{CB} متناسب است.
- وقوع احتمالی پدیده ضرب بهمنی در ناحیه تهی پیوند کلکتور ـ بیس. توضیح آنکه گرچه تعداد حاملهای آزاد شده قبل از شکست پیوند چندان زیاد نیست، ولی تأثیر آنها در جریان اشباع معکوس ترانزیستور را نمی‌توان نادیده گرفت.

جریان اشباع معکوس ترانزیستور نسبت به تغییر دما شدیداً حساس است؛ به طوری که به ازای هر ده درجه افزایش دما مقدار آن دو برابر می‌شود. این مطلب را می‌توان با رابطه زیر بیان نمود:

$$I_{CBO_۲} = I_{CBO_۱} \times (۲)^{\Delta T/۱۰} \qquad (۲۳-۴)$$

در رابطه فوق $I_{CBO_۱}$ و $I_{CBO_۲}$ به ترتیب جریان اشباع معکوس ترانزیستور در دماهای $T_۱$ و $T_۲$ می‌باشند و $\Delta T = T_۲ - T_۱$ تغییر دما را نشان می‌دهد.

ناحیه اشباع: در مشخصه شکل ۴-۱۵ ناحیه اشباع در سمت چپ خط‌چین عمودی قرار دارد. همان‌طور که ملاحظه می‌شود در این مشخصه ناحیه اشباع بسیار باریک است. در حقیقت ولتاژ

$V_{CE}(sat)$ ترانزیستور تفاضل دو ولتاژ V_{BE} و V_{BC} است، که چون هر دو پیوند بیس ـ امیتر و بیس ـ کلکتور در حالت هدایت هستند این تفاضل از حدود ۰٫۱ تا ۰٫۲ ولت تجاوز نخواهد کرد. توجه کنید که چگالی ناخالصی در لایه امیتر نسبت به لایه کلکتور بیشتر است و بنابراین ولتاژ V_{BE} نسبت به V_{BC} در حالی که هر دو پیوند در حالت هدایت هستند کمی بیشتر خواهد بود. معمولاً برای ترانزیستور سیلیکن، $V_{CE}(sat) = ۰٫۲\,V$ و برای ترانزیستور ژرمانیم $V_{CE}(sat) = ۰٫۱\,V$ در نظر گرفته می‌شود. ضمناً در ناحیه اشباع عبارت نمایی در معادله کلی جریان کلکتور (رابطه ۴-۱۱) غیرقابل چشمپوشی است و رابطه $I_C = \beta I_B$ برقرار نبوده و نامساوی $I_C(sat) < \beta I_B$ صادق است.

مثال ۴-۳: در مدار شکل ۴-۱۶، $V_{BE}(ON) = ۰٫۷\,V$ و $\beta = ۱۰۰$ است.

الف) I_C و V_{CE} را به ازای $V_{BB} = ۱٫۲\,V$ محاسبه کنید.

ب) اگر V_{BB} را تا ۲٫۷ ولت افزایش دهیم، جریان I_C و ولتاژ V_{CE} چقدر می‌شوند؟

ج) مقدار حداقل V_{BB} که ترانزیستور را به اشباع می‌برد چقدر است؟

حل:

الف) فرض می‌کنیم ترانزیستور در ناحیه فعال باشد. در این صورت با نوشتن معادله KVL در حلقه ورودی، جریان I_B را محاسبه می‌نماییم.

$$I_B = \frac{V_{BB} - V_{BE}(ON)}{R_B} = \frac{۱٫۲ - ۰٫۷}{۱۰} = ۰٫۰۵\,mA$$

در ناحیه فعال برای جریان کلکتور داریم

$$I_C = \beta I_B = ۱۰۰ \times ۰٫۰۵ = ۵\,mA$$

برای محاسبه V_{CE} معادله KVL را برای حلقه خروجی می‌نویسیم

$$V_{CE} = V_{CC} - R_C I_C = ۲۰ - ۲ \times ۵ = ۱۰\,V$$



شکل ۴-۱۶: مدار مثال ۴-۳

ب) مجدداً با فرض ناحیه فعال برای $V_{BB} = ۲٫۷\,V$ جریان I_B را از حلقه ورودی محاسبه می‌کنیم.

$$I_B = \frac{۲٫۷ - ۰٫۷}{۱۰} = ۰٫۲\,mA$$

چنانچه ترانزیستور بخواهد در ناحیه فعال باقی بماند، باید داشته باشیم

$$I_C = \beta I_B = ۱۰۰ \times ۰٫۲ = ۲۰\,mA$$

$$V_{CE} = ۲۰ - ۲ \times ۲۰ = -۲۰\,V$$

روشن است که $V_{CE} = -۲۰\,V$ در ناحیه فعال غیرممکن است. بنابراین نتیجه می‌گیریم که فرض ناحیه فعال صحیح نیست و با مقدار جدید جریان بیس، ترانزیستور وارد ناحیه اشباع شده است. می‌دانیم در ناحیه اشباع ولتاژ V_{CE} برابر ۰٫۲ ولت است. در این صورت جریان کلکتور عبارتست از

$$I_C(sat) = \frac{V_{CC} - V_{CE}(sat)}{R_C} = \frac{۲۰ - ۰٫۲}{۲} = ۹٫۹\,mA$$

می‌بینیم که جریان کلکتور در ناحیه اشباع، همان‌طور که انتظار داشتیم از $I_B = ۲۰\,mA$ کمتر است.

ج) در مرز ناحیه فعال و اشباع رابطه $I_C(sat) \le \beta I_B$ به $I_C(sat) = \beta I_{B,min}$ تبدیل می‌شود که با توجه به آن

$$I_{B,min} = \frac{۹٫۹}{۱۰۰} = ۰٫۰۹۹ \cong ۰٫۱\,mA$$

با استفاده از معادله KVL در حلقه ورودی می‌توان نوشت

$$V_{BB,min} = R_B I_{B,min} + V_{BE}(sat) = ۱۰ \times ۰٫۱ + ۰٫۸ = ۱٫۸\,V$$

توجه کنید که در ناحیه اشباع ولتاژ V_{BE} از $V_{BE}(ON)$ اندکی بیشتر است.

در اینجا تذکر این نکته ضروری است که چنانچه سازنده ترانزیستور به جای مقدار β، مقادیر حداکثر و حداقل آن را مشخص نموده باشد، در محاسبه $I_{B,min}$ باید از β_{min} استفاده نمود. به عبارت دیگر

$$\propto I_{B,min} = \frac{I_C(sat)}{\beta_{min}} \qquad (۴-۲۴)$$

این روش طراح را مطمئن می‌سازد که با تغییر β، ترانزیستور از ناحیه اشباع خارج نمی‌شود. زیرا به ازای سایر مقادیر β، جریان بیس از مقدار محاسبه شده در رابطه (۴-۲۴) بزرگتر بوده و ترانزیستور قطعاً در ناحیه اشباع قرار می‌گیرد.

مثال ۴-۴: مدار شکل ۴-۱۷ یک کلید ترانزیستوری را نشان می‌دهد. برای ترانزیستور به‌کار رفته $۱۰۰ < \beta < ۲۰۰$ و $I_{CBO} = ۰/۱\,\mu A$ است.

الف) حداقل جریان I_B که ترانزیستور را به حالت اشباع می‌برد چقدر است؟

ب) حداکثر ولتاژ V_{BB} که به ازای آن ترانزیستور در حالت قطع خواهد بود چقدر است؟



شکل ۴-۱۷: مدار مثال ۴-۴

حل:

الف) با در نظر گرفتن $V_{CE}(sat) = ۰/۲\,V$ و نوشتن معادله KVL در حلقه شامل کلکتور و امیتر، $I_C(sat)$ به دست می‌آید.

$$I_C(sat) = \frac{V_{CC} - V_{CE}(sat)}{R_C} = \frac{۵ - ۰/۲}{۱} = ۴/۸\,mA$$

بنابراین حداقل I_B بر اساس رابطه ۴-۲۴ برابر است با

$$I_{B,min} = \frac{۴/۸}{۱۰۰} = ۰/۰۴۸\,mA = ۴۸\,\mu A$$

حال چنانچه اتفاقاً β ترانزیستور به حداکثر خود یعنی ۲۰۰ برسد، $I_C(sat)/\beta$ برابر $۲۴\,\mu A$ خواهد شد که چون جریان بیس انتخابی ($۴۸\,\mu A$) از آن بیشتر است، ترانزیستور در ناحیه اشباع باقی خواهد ماند.

ب) در حالت قطع، جریان اشباع معکوس I_{CBO} از کلکتور به بیس جریان می‌یابد و $V_{BE}(cut) = ۰$ است. بنابراین برای حداکثر V_{BB} می‌توان نوشت

$$V_{BB,max} = -R_B I_{CBO} + V_{BE}(cut) = -۱۰۰ \times ۱۰^{-۴} + ۰ = -۰/۰۱\,V$$

■

حالت فعال معکوس

تاکنون با توجه به سه حالت مختلف برای مدارهای بایاس ترانزیستور، سه ناحیه کار مشخص برای ترانزیستور تعریف نموده‌ایم. از جمله ناحیه فعال را بخشی از مشخصه که در آن پیوند

بیس ـ کلکتور در حالت معکوس و پیوند بیس ـ امیتر در حالت مستقیم است، معرفی کردیم. حال ممکن است این سؤال مطرح شود که اگر در ترانزیستور پیوند بیس ـ امیتر را به صورت معکوس و پیوند بیس ـ کلکتور را به صورت مستقیم بایاس نماییم، چه وضعیتی پیش خواهد آمد؟ در پاسخ به این سؤال باید بگوییم، اگر ترانزیستور از نظر ساختمان دارای تقارن می‌بود، یعنی نواحی کلکتور و امیتر از نظر حجم، سطح مشترک با بیس و چگالی ناخالصی کاملاً یکسان بودند، یقیناً این نحوه بایاس نیز ترانزیستور را به حالت فعال می‌برد و کلکتور و امیتر ترانزیستور با هم تفاوتی نداشتند. اما در عمل ساختمان ترانزیستورها متقارن نیست. در واقع برای دستیابی به α بزرگتر، اولاً کلکتور را با حجم بزرگتر و سطح مشترک بیشتر با بیس می‌سازند و ثانیاً میزان چگالی ناخالصی امیتر را بالاتر از دو ناحیه دیگر انتخاب می‌کنند. عامل اول از طریق افزایش α^* و عامل دوم به دلیل بالا بردن γ، باعث افزایش α ترانزیستور می‌شوند.

بنابراین چنانچه ترانزیستور در وضعیت مورد سؤال که به آن حالت فعال معکوس می‌گویند بایاس شود، α ترانزیستور که در این حالت آن را با α_R نمایش می‌دهند بسیار کوچک شده و در نتیجه مقدار β نیز شدیداً کاهش می‌یابد. مثلاً به ازای $\alpha = ۰/۵$، مقدار β برابر ۱ خواهد شد و در نتیجه خاصیت تقویت جریان ترانزیستور منتفی خواهد شد. به همین دلیل بایاس ترانزیستور در حالت فعال معکوس در عمل مورد استفاده‌ای ندارد.

مشخصه ورودی

مشخصه ورودی ترانزیستور در حالت امیتر مشترک را دسته منحنی‌های تغییرات I_B برحسب V_{BE} به ازای مقادیر مختلف ولتاژ خروجی V_{CE} تشکیل می‌دهند. در شکل ۴-۱۸ مشخصه



شکل ۴-۱۸: مشخصه ورودی یک ترانزیستور سیلیکن NPN

ورودی یک ترانزیستور نمونه سیلیکن از نوع NPN نشان داده شده است. منحنی‌ها به ازای مقادیر V_{CE} از صفر تا ۲ ولت رسم شده‌اند. چون به ازای یک V_{BE} ثابت، افزایش V_{CE} باعث ازدیاد V_{CB} و در نتیجه کاهش عرض مؤثر بیس می‌شود (پدیده مدولاسیون عرض بیس)، میزان ترکیب مجدد در بیس کاهش یافته و بنابراین جریان بیس تقلیل می‌یابد. این موضوع انتقال منحنی‌های مشخصه ورودی را به سمت راست با افزایش V_{CE} توجیه می‌کند.

همچنین ملاحظه می‌کنیم که در V_{CE}های نزدیک به اشباع و جریانهای I_B نسبتاً بزرگ ولتاژ V_{BE} به سمت ۰٫۸ ولت میل می‌کند. معمولاً برای ترانزیستورهای سیلیکن در حالت اشباع $V_{BE}(sat) = 0{,}8V$ و برای ژرمانیم $V_{BE}(sat) = 0{,}3\,V$ در نظر گرفته می‌شوند.

۴-۶ ترکیب کلکتور مشترک

در بعضی کاربردها لازم است ترانزیستور در ترکیب کلکتور مشترک به‌کار رود. در این ترکیب، کلکتور بین ورودی و خروجی مشترک است. ورودی به بیس داده می‌شود و خروجی از امیتر گرفته می‌شود. در فصلهای بعد ضمن مطالعه تقویت‌کننده‌ها خواهیم دید که امتیاز عمده این مدار داشتن امپدانس ورودی بزرگ و امپدانس خروجی کم است. بدین لحاظ در تطبیق امپدانسی طبقات متوالی می‌توان از آن استفاده نمود. در شکل ۴-۱۹ مدار کلکتور مشترک با استفاده از ترانزیستورهای PNP و NPN نشان داده شده است. مشخصه خروجی در ترکیب کلکتور مشترک عبارت از دسته منحنی‌های تغییرات I_E برحسب V_{EC} به ازای مقادیر مختلف I_B است. با در نظر گرفتن اینکه $I_E \cong I_C$ و $V_{EC} = -V_{CE}$ است، برای طراحی مدار کلکتور مشترک می‌توان از مشخصه‌های خروجی امیتر مشترک استفاده نمود. همچنین به جای مشخصه‌های ورودی کلکتور مشترک نیز می‌توان مشخصه‌های ورودی امیتر مشترک را مورد استفاده قرار داد.



(الف) ترانزیستور PNP (ب) ترانزیستور NPN

شکل ۴-۱۹ مدار کلکتور مشترک

۴-۷ مقادیر نامی ترانزیستور

برای طراحی مدارهای ترانزیستوری، ضرورتاً باید از پارامترها و مقادیر نامی ترانزیستورهای مورد استفاده آگاهی داشته باشیم تا بتوانیم محاسبات خود را بر مبنای آنها انجام داده و ضمناً پیش‌بینی‌های لازم را برای جلوگیری از تجاوز کمیتهای مربوط به ترانزیستور از مقادیر مجاز آنها به عمل آوریم. معمولاً این گونه اطلاعات را باید در کتابهای اطلاعات مربوط به ترانزیستورها جستجو نمود. از جمله مقادیر نامی که در این منابع مشخص می‌شوند، $I_{C,max}$، $P_{C,max}$، BV_{CEO}، BV_{CBO} و BV_{EBO} را می‌توان ذکر کرد که در ادامه به توضیح آنها می‌پردازیم.

حداکثر جریان کلکتور ($I_{C,max}$)

حداکثر جریان کلکتور بستگی به سطح مشترک کلکتور ـ بیس و نیز تحمل لحیم پیوند داخلی سرهای ترانزیستور دارد. این مقدار توسط کارخانه سازنده مشخص می‌شود و در هر صورت جریان کلکتور نباید از آن تجاوز نماید، حتی اگر توان تلف شده از حد مجاز بیشتر نشده باشد.

حداکثر توان کلکتور ($P_{C,max}$)

توان قابل تلف توسط کلکتور نیز دارای حد مجازی است که برای هر ترانزیستور مشخص است. مثلاً برای ترانزیستور $2N2222A$، $P_{C,max} = 0{,}5\,W$ و برای ترانزیستور قدرت $2N5745$ در دمای معمولی، $P_{C,max} = 200\,W$ داده شده است.

توان تلف شده کلکتور را می‌توان برحسب I_C و V_{CE} به صورت رابطه زیر بیان نمود:

$$P_C = V_{CE} \cdot I_C \qquad (۴-۲۵)$$

در شکل ۴-۲۰ منحنی حداکثر توان کلکتور بر روی مشخصه خروجی امیتر مشترک رسم شده است. برای اینکه توان ترانزیستور از حداکثر فوق تجاوز نکند باید فقط بخشی از مشخصه که در زیر منحنی است مورد استفاده قرار گیرد.

حداکثر ولتاژ خروجی (BV_{CEO} و BV_{CBO})*

دو محدودیت دیگر ترانزیستور که با یکدیگر مربوط بوده و در طراحی‌ها باید مورد توجه باشند، BV_{CEO} و BV_{CBO} است. معمولاً حداکثر ولتاژی را که می‌توان به کلکتور و امیتر یک ترانزیستور با بیس مدار باز ($I_B = 0$) اِعمال نمود با BV_{CEO} مشخص می‌نمایند. در شکل ۴-۲۰ در ولتاژ $V_{CE} = 40\,V$ در منحنی مربوط به $I_B = 0$ شکست جریان مشاهده می‌شود. این ولتاژ همان BV_{CEO} است.

---

* BV از $Break-Down\ Voltage$ به مفهوم ولتاژ شکست گرفته شده است.



شکل ۴-۲۰: نمایش منحنی توان حداکثر کلکتور و ناحیه مجاز استفاده از مشخصه

حداکثر ولتاژ معکوس قابل تحمل کلکتور ـ بیس را وقتی که امیتر مدار باز باشد با BV_{CBO} نمایش می‌دهند. معمولاً $BV_{CEO} \leq BV_{CBO}$ است. مثلاً برای ترانزیستور *2N5745* هر دوی این ولتاژهای نامی برابر ۸۰ ولت داده شده‌اند. در صورتی که برای ترانزیستور *2N2222A*، $BV_{CEO} = ۴۰\,V$ و $BV_{CBO} = ۷۵\,V$ است. در حقیقت BV_{CBO} نمایانگر ولتاژ شکست پیوند کلکتور ـ بیس ناشی از بروز پدیده ضرب بهمنی در ناحیه تهی این پیوند است. اما در مورد BV_{CEO} ممکن است پدیده دیگری موسوم به از میان رسیدن تعیین کننده باشد. این پدیده با ازدیاد ولتاژ معکوس پیوند کلکتور ـ بیس و به دنبال افزایش عرض ناحیه تهی پیوند کلکتور ـ بیس و گسترش آن در سراسر عرض بیس شکل می‌گیرد. با رسیدن ناحیه تهی به امیتر می‌توان تصور نمود که کلکتور و امیتر ترانزیستور به هم رسیده‌اند. در این صورت در پیوند امیتر ـ بیس سد پتانسیل $V_\circ - |V_{EB}|$ کاهش یافته و ممکن است به ایجاد جریان امیتر قابل ملاحظه‌ای منجر شود. غیر قابل تحمل شدن این جریان حد بالایی را برای ولتاژ V_{CE} تعیین می‌نماید. در صورتی که برای یک ترانزیستور ولتاژ شکست پیوند کلکتور ـ بیس بزرگتر از بالاترین حد مجاز V_{CE} از نقطه نظر پدیده از میان رسیدن باشد، برای آن ترانزیستور BV_{CBO} از BV_{CEO} بزرگتر خواهد بود. به عنوان مثال در مورد ترانزیستور *2N2222A*، به نظر می‌رسد پدیده ضرب بهمنی در پیوند کلکتور ـ بیس در ولتاژ حدود ۷۵ ولت اتفاق می‌افتد، حال آنکه پدیده از میان رسیدن ممکن است در V_{CEO} حدود ۴۰ ولت شروع شود.

حداکثر ولتاژ ورودی (BV_{EBO})

پیوند $P-N$ مربوط به امیتر ـ بیس یک ترانزیستور نیز ممکن است در اثر اِعمال ولتاژ معکوس زیاد دچار شکست شود. حداکثر ولتاژ معکوسی راکه امیتر ـ بیس یک ترانزیستور باکلکتور مدار باز ($I_C = ۰$) می‌تواند تحمل کند با BV_{EBO} نشان می‌دهند. مثلاً برای ترانزیستور *2N2222A*، کارخانه سازنده BV_{EBO} را برابر ۶ ولت مشخص نموده است. ولتاژ BV_{EBO} ترانزیستور، خصوصاً در طراحی کلیدهای ترانزیستوری، باید مورد توجه قرار گیرد. برای روشن شدن این مطلب مدار شکل ۴-۲۱ را در نظر بگیرید. فرض کنید بخواهیم V_{BB} را طوری محاسبه کنیم که ترانزیستور سیلیکنی Q در حالت قطع باشد. در این صورت باید شرایطی را برقرار نمود که در بالاترین دمای مورد نظر ولتاژ V_{BE} از صفر ولت بیشتر نشود تا ترانزیستور در حالت قطع باقی بماند. با نوشتن معادله KVL در حلقه بیس خواهیم داشت

$$V_{BE} = R_B I_{CBO} - V_{BB} \qquad (۴-۲۶)$$

اگر در بالاترین دمای مورد نظر I_{CBO} برابر $۱۰۰\,\mu A$ باشد، برای صفر شدن V_{BE} با توجه به رابطه ۴-۲۶ باید داشته باشیم

$$۱۰۰ \times ۱۰۰ \times ۱۰^{-۳} - V_{BB} = ۰$$

از معادله فوق مقدار V_{BB} برابر ۱۰ ولت حاصل می‌شود. حال اگر در دمای معمولی $I_{CBO} = ۰/۱\,\mu A$ باشد (I_{CBO} شدیداً تابع دماست) با وجود منبع V_{BB} برابر $۱۰\,V$، ولتاژ V_{BE} برابر است با

$$V_{BE} = ۱۰۰ \times ۰/۱ \times ۱۰^{-۳} - ۱۰ = -۹/۹۹ \cong -۱۰\,V$$

یعنی در دمای معمولی تقریباً تمامی ولتاژ V_{BB} بر روی پیوند بیس ـ امیتر ظاهر می‌شود. بنابراین لازم است BV_{EBO} ترانزیستور از ۱۰ ولت بیشتر باشد.



شکل ۴-۲۱: یک مدار ترانزیستوری در حالت قطع

۴-۸ زمانهای قطع و وصل ترانزیستور

از موارد مهم کاربرد ترانزیستور، علاوه بر تقویت‌کننده‌ها، مدارهای کلید را می‌توان نام برد. در این مدارها با اِعمال یک پالس ورودی مناسب می‌توان ترانزیستور را از حالت قطع به اشباع و یا بالعکس برد. مدار کلید شکل ۴-۲۲ را در نظر بگیرید.

فرض کنید که شکل موج نشان داده شده در شکل ۴-۲۳-الف به عنوان ورودی (v_I) مدار شکل ۴-۲۲ مورد استفاده قرار گیرد. پالس ورودی بین دو مقدار V_1 و V_2- تغییر می‌کند. گرچه برای اشباع ترانزیستور ولتاژ V_1 و برای به حالت قطع بردن آن ولتاژ V_2- مناسب است، اما به محض تغییر ولتاژ ورودی از V_2- به V_1 ترانزیستور فوراً به اشباع نمی‌رود و یا باتغییر ورودی از V_1 به V_2-، جریان کلکتور ترانزیستور سریعاً قطع نمی‌شود.

مدت زمانی راکه طول می‌کشد تا ترانزیستور از حالت قطع به اشباع برود، **زمان وصل** می‌نامند و با t_{on} نمایش می‌دهند. همچنین زمان لازم جهت به قطع رفتن یک ترانزیستور از حالت اشباع را زمان قطع می‌گویند و با t_{off} نشان می‌دهند. همان‌طور که در شکل ۴-۲۳-ب مشاهده می‌شود هر یک از زمانهای مذکور خود به دو بخش تقسیم می‌شود که در هر بخش، عامل فیزیکی مشخصی از تغییر ناگهانی جریان کلکتور جلوگیری می‌کند.

زمان وصل

فاصله زمانی t_{on} شامل دو قسمت زمان تأخیر (t_d) و زمان صعود (t_r) است.

زمان تأخیر (t_d): مادامی که ترانزیستور در حالت قطع است پیوند بیس ـ امیتر آن دارای ولتاژ معکوس یا صفر است. برای اینکه ترانزیستور وارد ناحیه فعال شود، لازم است خازن پیوند بیس ـ امیتر (سیلیکن) به اندازه ۰٫۷ ولت شارژ شود. در لحظه t_1 به محض تغییر ولتاژ ورودی، جریان بیس به اندازه $(V_1 + V_2)/R_B$ جهش می‌کند. اما ولتاژ V_{BE} نمی‌تواند به صورت ناگهانی از صفر به ۰٫۷ ولت برود. مدت زمان لازم برای شارژ خازن پیوند بیس ـ امیتر به اندازه ۰٫۷ ولت و در حقیقت تغییر وضعیت ترانزیستور از حالت قطع به حالت فعال را زمان تأخیر می‌نامند.



شکل ۴-۲۲: یک مدار کلید ترانزیستوری



شکل ۴-۲۳: شکل موجهای مدار کلید شکل ۴-۲۲

زمان صعود (t_r): پس از فعال شدن ترانزیستور، تزریق حاملها از امیتر به بیس به تدریج باعث افزایش جریان کلکتور تا سطح اشباع $I_C(sat)$ می‌شود. زمان لازم برای اینکه جریان کلکتور از $0{,}1\,I_C(sat)$ به $0{,}9\,I_C(sat)$ برسد را زمان صعود گویند.

زمان قطع

فاصله زمانی t_{off}، خود از دو بخش زمان ذخیره (t_s) و زمان نزول (t_f) تشکیل شده است.

زمان ذخیره (t_s): چگالی حاملهای تزریق شده از امیتر به بیس در سه وضعیت اشباع، فعال و قطع ترانزیستور کاملاً متفاوت است (شکل ۴-۲۴).



شکل ۴-۲۴: تغییرات چگالی حاملهای اقلیت اضافی بیس در وضعیتهای مختلف ترانزیستور

شرط اینکه ترانزیستور از حالت اشباع به حالت فعال برود این است که حاملهای اقلیت اضافی ذخیره شده در بیس (قسمت خاکستری شکل) تخلیه شوند. مدت زمان لازم برای تخلیه این حاملها را زمان ذخیره می‌نامند. تخلیه این حاملها از طریق تغییر جهت جریان بیس، که در لحظه t_2 صورت می‌گیرد، انجام می‌شود.

زمان نزول (t_f): در این فاصله زمانی، ترانزیستور در حال تغییر وضعیت از حالت فعال به حالت قطع است و جریانهای کلکتور و بیس به صورت نمایی به سمت صفر میل می‌کنند.

معمولاً در ترانزیستورها زمان ذخیره از سایر زمانهای مورد بحث طولانی‌تر است و به عنوان عامل اصلی کاهش سرعت کلید ترانزیستوری شناخته می‌شود. برای ترانزیستور *2N2222A*، $t_d = ۱۰\ nsec$، $t_r = ۲۵\ nsec$، $t_s = ۲۲۵\ nsec$ و $t_f = ۶۰\ nsec$ است. برای افزایش سرعت کلید ترانزیستوری سعی می‌شود با روشهای مختلف حتی‌الامکان از اشباع ترانزیستور جلوگیری شود.

۴-۹ خلاصه

- در ترانزیستور پیوندی دوقطبی (*BJT*) هم حاملهای اقلیت و هم حاملهای اکثریت در ایجاد جریان دخالت دارند.
- در *BJT* جریان کلکتور می‌تواند توسط یکی از جریانهای بیس یا امیتر کنترل شود. به همین دلیل این ترانزیستور را یک منبع جریان کنترل شده با جریان در نظر می‌گیرند.
- برای ترانزیستور برحسب وضعیت مستقیم یا معکوس بودن پیوندهای کلکتور ـ بیس و امیتر ـ بیس، سه ناحیه کار در نظر گرفته می‌شود.
- در ناحیه فعال، پیوند کلکتور ـ بیس در وضعیت معکوس و پیوند امیتر ـ بیس در وضعیت مستقیم؛ در ناحیه اشباع، هر دو پیوند کلکتور ـ بیس و امیتر ـ بیس در وضعیت مستقیم و در ناحیه قطع، هر دو پیوند کلکتور ـ بیس و امیتر ـ بیس در وضعیت معکوس قرار دارند. همچنین در ناحیه

قطع جریانهای امیتر و کلکتور نزدیک به صفر است ($I_C = I_{CBO}$).

- در ناحیه فعال، رابطه جریان کلکتور و جریانهای امیتر و بیس عبارتند از

$$I_C = \alpha I_E + I_{CBO} \cong \alpha I_E$$

$$I_C = \beta I_B + (\beta + ۱) I_{CBO} = \beta I_B + I_{CEO} \cong \beta I_B$$

- در ناحیه اشباع، نامساوی $I_C(sat) < \beta I_B$ برقرار است.
- در هنگام کاربرد ترانزیستور در مدارهای الکترونیکی باید به مقادیر نامی ولتاژ، جریان و توان ترانزیستور (BV_{CEO}، BV_{CBO}، BV_{EBO}، $I_{C,max}$ و $P_{C,max}$) که از طرف شرکتهای سازنده در کتابهای اطلاعات در اختیار قرار می‌گیرند، توجه شود.

۴-۱۰ مسائل

۱. در مدار شکل م-۱، ترانزیستور دارای $\alpha = ۰/۹$ و $|V_{BE}(ON)| = ۰/۷\ V$ است.
الف) جریانهای I_E، I_C و I_B را محاسبه کنید.
ب) اگر بخواهیم قدر مطلق ولتاژ V_{CE} از ۲۰ ولت تجاوز نکند ($|V_{CE,max}| = ۲۰\ V$) حداقل مقدار R_C چقدر باید باشد؟



شکل م-۱

۲. در مدار شکل م-۲ ترانزیستور دارای $\alpha = ۰/۹$ و $V_{BE}(ON) = ۰/۷\ V$ است.
الف) به ازای چه مقدار R_C، قدر مطلق ولتاژ خروجی برابر ۴/۵ ولت می‌شود؟ در این صورت V_{CE} چقدر خواهد بود؟
ب) اگر بخواهیم با مقاومت R_C محاسبه شده در بند (الف) ولتاژ V_{CB} برابر ۷/۵ ولت شود، ولتاژ V_{EE} را چقدر باید تغییر داد؟



شکل م-۲

۳. برای ترانزیستور مدار شکل م-۳، فرض کنید $\beta = ۱۰۰$ و $V_{BE}(ON) = ۰/۷\ V$ باشد.
الف) مقدار R_B را به گونه‌ای تعیین کنید که

$V_{CE} = ۱۰\,V$ شود.

ب) در صورتی که β ترانزیستور برابر ۱۵۰ باشد، با R_B محاسبه شده در بند (الف) ولتاژ V_{CE} چقدر خواهد بود؟



شکل م-۳

۴. در تقویت‌کننده امیتر مشترک شکل م-۴، $V_{BE}(ON)=۰/۷V$، $\alpha=۰/۹$ و ولتاژ ورودی برحسب ولت برابر $v_i=۰/۱\,sin\omega t$ است.

الف) ولتاژ خروجی v_O چقدر است؟

ب) مقدار حداقل ولتاژ v_{CE} را محاسبه کنید.

ج) در صورتی که بخواهیم v_{CE} از ۰/۳ ولت کمتر نشود، حداکثر دامنه ولتاژ ورودی سینوسی چقدر می‌تواند باشد؟



شکل م-۴

۵. در مدار شکل م-۵ ترانزیستور دارای $\alpha=۰/۹$ و $|V_{BE}(ON)|=۰/۷V$ می‌باشد.

الف) مقدار مقاومت R_E چقدر باشد تا جریان کلکتور در ناحیه فعال $۱/۸\,mA$ شود؟

ب) مقدار R_C که ترانزیستور را به مرز اشباع می‌برد چقدر است؟ $(|V_{CE}(sat)| = ۰/۲V)$

ج) برای ثابت ماندن جریان I_C چه مقادیری برای R_C قابل قبول است؟



شکل م-۵

۶. در مدار شکل م-۶، مقادیر ولتاژهای V_C، V_E و V_B و جریانهای I_C، I_B و I_E را با فرض $\beta = ۳۰$ محاسبه نمایید.



شکل م-۶

۷. در مدار شکل م-۷ ترانزیستور دارای $\beta = ۹$ و $|V_{BE}(ON)| = ۰/۷\,V$ است.

الف) مقادیر I_E، I_C و V_{CE} را محاسبه نمایید.

ب) به ازای $V_{CC} = ۵\,V$ اندازه کمیتهای مذکور را به دست آورید. $(|V_{CE}(sat)| = ۰/۲V)$

ج) به ازای $V_{CC} = ۵\,V$، اگر بخواهیم ترانزیستور را به مرز اشباع ببریم، چه مقدار جدیدی برای V_{EE} باید اختیار کنیم؟



شکل م-۷

۸. در مدار شکل م-۸ منبع جریان I_{BB} برابر $۰/۰۱\,mA$ است. با فرض $۱۰۰ < \beta < ۲۰۰$،

الف) به ازای $R_E = ۱\,K\Omega$ ترانزیستور در چه وضعیتی قرار دارد؟

ب) به ازای چه مقادیری از R_E، ترانزیستور همواره در اشباع خواهد بود؟



شکل م-۸

۹. در مدار شکل م-۹ ترانزیستور از نوع ژرمانیم و دارای $I_{CBO} = ۱\,\mu A$ در دمای $۲۵\,^\circ C$ است.

الف) V_{BB} را طوری تعیین کنید که ترانزیستور در دمای $۲۵\,^\circ C$ در حالت قطع باشد.

ب) آیا با V_{BB} محاسبه شده در بند (الف) ترانزیستور در دمای $۸۵\,^\circ C$ نیز در حالت قطع خواهد ماند؟ مقدار لازم برای V_{BB} جهت قطع ترانزیستور در این دما چقدر است؟

ج) در صورتی که $V_{BB}=۳V$ و $R_B=۳۰\,K\Omega$ باشد، تا چه دمایی ترانزیستور در وضعیت قطع باقی خواهد ماند؟



شکل م-۹

۱۰. در مدار شکل م-۱۰ در صورتی که از یک ترانزیستور سیلیکنی با $\beta = ۱۰۰$ استفاده کرده باشیم، به ازای چه مقدار R_B، ولتاژ V_{CE} برابر $۴V$ خواهد شد؟



شکل م-۱۰

۱۱. در مدار شکل م-۱۱، از یک ترانزیستور سیلیکنی با $I_{CBO}=۱۰nA$ در دمای $۲۵^\circ C$ استفاده شده، که به ازای هر ۱۰ درجه افزایش دما این جریان دو برابر می‌شود.

الف) با فرض $V_{BB} = ۸V$، به ازای چه مقدار R_B ترانزیستور در دمای $۱۸۵^\circ C$ در حالت قطع باقی می‌ماند؟

ب) اگر $V_{BB} = ۲V$ و $R_B = ۲۰KΩ$ باشد، تا چه دمایی ترانزیستور در حالت قطع باقی خواهد ماند؟



شکل م-۱۱

۱۲. در مدار کلید ترانزیستوری شکل م-۱۲ برای ترانزیستور $۵۰ > \beta > ۲۰$ و در دمای $۲۵^\circ C$ $I_{CBO} = ۲۰nA$ است.

الف) حداکثر V_I برای اینکه ترانزیستور در دمای $۷۵^\circ C$ در حالت قطع بماند چه مقدار خواهد بود؟

ب) R_C را طوری تعیین کنید که به ازای $V_I = ۵V$ و با فرض $|V_{CE}(sat)| = ۰/۲V$ ترانزیستور اشباع شود. این مقدار R_C حداقل است یا حداکثر؟



شکل م-۱۲

۱۳. ترانزیستور سیلیکنی مدار شکل م-۱۳ دارای $۵۰ > \beta > ۳۰$ و $I_{CBO} = ۱۰nA$ در دمای

$۲۵^\circ C$ است. ($|V_{CE}(sat)| = ۰/۲V$)

الف) به ازای $V_I = ۱۲V$، ولتاژ V_O را محاسبه نمایید. ترانزیستور در چه ناحیه‌ای است؟

ب) حداقل مقدار $R_۱$ را که به‌ازای آن ترانزیستور در ناحیه فعال خواهد بود به دست آورید.

ج) به ازای مقادیر $R_۱ = ۱۵KΩ$ و $V_I = ۱V$ ترانزیستور در چه ناحیه‌ای کار می‌کند؟ در این صورت V_O را محاسبه نمایید.

د) با مقادیر مفروض در بند (ج) ترانزیستور تا حداکثر چه دمایی در حالت قطع باقی می‌ماند؟



شکل م-۱۳

۱۴. در مدار شکل م-۱۴، $I_{E_۲} = ۱۲۰mA$، $\alpha_۲ = ۰/۹۸$ و $\alpha_۱ = ۰/۹۹$ است. با فرض اینکه ترانزیستورها در ناحیه فعال باشند (مدار بایاس رسم نشده است)، جریانهای $I_{C_۱}$، $I_{B_۱}$، $I_{E_۱}$، $I_{C_۲}$ و I_C را محاسبه نمایید. ولتاژ V_O چقدر است؟ نسبت جریانهای I_C/I_B و $I_C/I_{E_۲}$ را محاسبه نمایید.



شکل م-۱۴

۱۵. در مدار شکل م-۱۵، $\beta = ۴۰$ است. مطلوب است محاسبه V_O

الف) اگر $V_I = ۱۵V$ باشد. ب) اگر $V_I = ۳۰V$ باشد.

۱۶. در مدار شکل م-۱۶، $\beta = ۵۰$ است. جریانهای کلکتور و بیس را محاسبه نمایید.



شکل م-۱۵



شکل م-۱۶

۱۷. در مدار شکل م-۱۷ برای ترانزیستورها $V_{BE} = ۰/۷V$ و برای دیود $V_\gamma = ۰/۷V$ است. مطلوب است محاسبه ولتاژ نقاط A، B، C و D با فرض

الف) $\beta = \infty$

ب) $\beta = ۱۰$



شکل م-۱۷

۱۸. در مدار شکل م-۱۸ ترانزیستورها کاملاً مشابه و دارای $V_{BE} = ۰/۷V$ هستند. ولتاژ کلکتور ترانزیستورهای $Q_۱$ و $Q_۲$ را برای حالتهای زیر محاسبه نمایید:

الف) $\beta_۱ = \beta_۲ = \infty$

ب) $\beta_۱ = \beta_۲ = ۱۰۰$



شکل م-۱۸

۱۹. در مدار شکل م-۱۹ برای ترانزیستور، $\beta = ۴۸$، $V_{BE} = ۰/۷V$ و $V_{CE}(sat) = ۰/۲V$ است.

الف) در مدار شکل م-۱۹-الف R_C را طوری تعیین کنید که ترانزیستور در مرز اشباع قرار گیرد.

ب) در شکل م-۱۹-ب دیود D را به مدار اضافه و $R_C = ۱\,K\Omega$ انتخاب شود. اگر $V_\gamma = ۰/۳V$ باشد، V_{CE} و I چقدر خواهند بود؟ ترانزیستور چه وضعیتی دارد؟ نقش دیود D چیست؟



شکل م-۱۹

۲۰. در مدار شکل م-۲۰ برای هر یک از ترانزیستورها $V_{BE} = ۰/۷V$ است. با فرض $\beta = \infty$ مقادیر ولتاژ نقاط A، B، C، D و E را پیدا کنید.



شکل م-۲۰

۲۱. در مدار شکل م-۲۱ ترانزیستورها مشابه بوده و برای هر یک از آنها $|V_{BE}| = ۰/۷V$ است. ولتاژ نقاط A، B، C و D را به دست آورید، اگر:

الف) $\beta = \infty$

ب) $\beta = ۱۰۰$



شکل م-۲۱

۲۲. در مدار شکل م-۲۲ با فرض $\beta = ۱۰۰$، $V_{BE}(ON) = ۰/۷V$ و $V_{CE}(sat) = ۰/۲V$،

الف) به ازای $R_C = ۵\,K\Omega$ ولتاژها و جریانهای پایه‌های ترانزیستور را محاسبه کنید.

ب) مقدار مقاومت R_C را طوری تعیین کنید که $V_{CE} = ۱V$ شود.



شکل م-۲۲

۲۳. در مدار شکل م-۲۳ برای $V_I = \pm 5V$، $\beta = 100$ و $|V_{BE}| = 0/7V$، نقطه کار ترانزیستورها را به دست آورید.



شکل م-۲۳

۲۴. مسأله ۲۳ را به ازای ولتاژ ورودی ۷ ولت حل کنید.

۲۵. در مدار شکل م-۲۵ ترانزیستورهای Q_1 و Q_2 در ناحیه فعال کار می‌کنند. $V_{BE_1} = V_{BE_2} = 0/7V$، $\beta_1 = 100$، $\beta_2 = 50$ و از جریان اشباع معکوس صرف‌نظر می‌شود.

الف) جریانهای I_{B_2}، I_1، I_2، I_{C_1}، I_{C_2} و I_{E_2} را محاسبه نمایید.

ب) ولتاژهای V_{C_2} و V_{E_2} را پیداکنید.



شکل م-۲۵

۲۶. در مدار شکل م-۲۶ با فرض فعال بودن ترانزیستور، رابطه v برحسب i را به دست آورده و نشان دهید رفتار مدار مشابه رفتار دیود در ناحیه مستقیم است. مقادیر V_γ و R_f را برحسب V_{BE}، β، R_1 و R_2 به دست آورید.



شکل م-۲۶

۲۷. در مدار شکل م-۲۷ برای ترانزیستور $V_{EC}(sat) = 0/2V$، $V_{EB}(sat) = 0/8V$، $V_{EB}(ON) = 0/7V$ و $\beta = 100$ است.

الف) به ازای $R_B = 5K\Omega$ ولتاژ و جریان امیتر را به دست آورید.



شکل م-۲۶

ب) آیا می‌توان R_B را طوری تعیین نمود که ترانزیستور اشباع شود؟

ج) آیا می‌توان R_B را طوری تعیین نمود که ترانزیستور قطع شود؟

۲۸. در مدار شکل م-۲۸ با فرض اینکه $V_{CE}(sat) = 0/2V$ و با صرف‌نظر از جریان I_{CBO} جدول داده شده را تکمیل نمایید (مدار نشان داده شده یک NOR از خانواده RTL است).



شکل م-۲۸

x_1	x_2	y
0 V	0 V	
0 V	5 V	
5 V	5 V	

۲۹. مدار شکل م-۲۹ یک $NAND$ از خانواده DTL است. با فرض اینکه ولتاژ هدایت هر دیود $0/7V$ بوده و برای ترانزیستور، ولتاژهای آستانه هدایت، ناحیه فعال و اشباع بیس ـ امیتر به ترتیب برابر $0/5V$، $0/7V$ و $0/8V$ در نظر گرفته شوند؛ در مورد نحوه عملکرد مدار و مقدار خروجی y به ازای مقادیر جدول داده شده بحث کنید. ($V_{CE}(sat) = 0/2V$)



شکل م-۲۹

x_1	x_2	y
0 V	0 V	
0 V	5 V	
5 V	5 V	

۳۰. مدار شکل م-۳۰ بخشی از یک دروازه منطقی است که به صورت یک معکوس‌کننده عمل می‌کند. با فرض ایده‌آل بودن دیود D، $V_{CE}(sat) = 0/2V$ و $V_{BE}(sat) = 0/8V$،

RUEB

الف) وضعیت ترانزیستورهای Q_1 و Q_2 و دیود D را در $Y=0$ و $Y=1$ تعیین نمایید (منظور ۰ و ۱ منطقی است).

ب) فرض کنید در ورودی و خروجی، این مدار به دروازه مشابه خود وصل شده باشد. ولتاژ نقاط A و B را برای $Y=0$ و $Y=1$ تعیین نمایید.

ج) در صورتی که $\beta_1 = \beta_2 = 20$ باشد، R_1 و R_2 را طوری تعیین کنید که در حالت $Y=0$ جریان I_1 برابر $I_{C_2}(sat)/2$ شود.



شکل م-۳۰

۳۱. در مدار شکل م-۳۱، با فرض $\beta = 100$ و $V_{CE}(sat) = 0.2V$،

الف) حداکثر مقدار R را طوری تعیین کنید که با شکل موج ورودی نشان داده شده تغییر وضعیت ترانزیستور بین حالتهای قطع و اشباع امکانپذیر باشد.



شکل م-۳۱

ب) ولتاژ خروجی بین چه مقادیری تغییر می‌کند؟

ج) در صورتی که برای ترانزیستور مورد نظر $t_s = 60\,nsec$، $t_f = 10\,nsec$، $t_r = 20\,nsec$ و $t_d = 20\,nsec$ باشد، شکل موج v_O را با مقیاس مناسب رسم کنید.

۳۲. در مدار شکل م-۳۲، با فرض $\beta = 100$ و $V_{CE}(sat) = 0.2V$، به ازای شکل موج ورودی v_I، شکل موج خروجی v_O حاصل شده است. (از زمانهای قطع و وصل ترانزیستور صرف‌نظر شده است.) مقدار مقاومت R چقدر باید باشد؟ این مقدار حداقل است یا حداکثر؟



شکل م-۳۲

۳۳. در مدار کلید ترانزیستوری شکل م-۳۳، $I_{CBO} = 0.01\mu A$ (در $25^\circ C$)، $20 \le \beta \le 50$، $0 \le R_1 \le 10\,K\Omega$، $V_{CE}(sat) = 0.2V$، $V_{BE}(sat) = 0.8V$ و $V_{BE}(cut) = 0$ است.

الف) در صورتی که بخواهیم به ازای $v_I = 0$ ترانزیستور تا دمای $175^\circ C$ در حالت قطع باشد، حداکثر مقدار ولتاژ منبع V_{BB} چقدر باید باشد؟

ب) به ازای $R_1 = 6\,K\Omega$ و $V_{BB} = -5V$، در دمای $25^\circ C$، شکل موج ولتاژ خروجی را برای شکل موج ورودی v_I نشان داده شده به دست آورید.

ج) وجود مقاومت متغیر R_1 چه اشکال عملی می‌تواند داشته باشد؟



شکل م-۳۳

۳۴. در مدار شکل م-۳۴ با فرض $\beta = \infty$، مقادیر مقاومتها را طوری تعیین کنید که جریان کلکتورهای Q_1، Q_2 و Q_3 به‌ترتیب ۲، ۲ و ۴ میلی‌آمپر؛ $V_3 = 0$، $V_5 = -4$ و $V_7 = 2$ ولت باشد. با مقادیر به دست آمده فوق به ازای $\beta = 100$ مقادیر V_2، V_3، V_4، V_5، V_6 و V_7 را به دست آورید.



شکل م-۳۴

POWEREN.IR

۵

طراحی مدارهای بایاس ترانزیستور

در این فصل به بررسی روشهای تثبیت نقطه کار ترانزیستور در ناحیه فعال مشخصه و نیز طراحی مدارهای مربوط به آن خواهیم پرداخت. از آنجا که پارامترهای ترانزیستور (β، I_{CBO} و V_{BE}) تابع دما می‌باشند، تغییر دما می‌تواند نقطه کار را جابه‌جا نموده و حتی ممکن است آن را به نواحی غیرخطی مشخصه نیز منتقل نماید. در این فصل همچنین معیارهایی برای مقایسه پایداری نقطه کار در طرحهای مختلف بایاس ارائه خواهد شد. در پایان روشهای عملی برای جبران اثرات حرارتی معرفی می‌شوند.

۵-۱ خط بار *DC*

در تمامی کاربردهای ترانزیستور که در آنها مسأله خطی‌بودن حائز اهمیت است، تغییرات جریان و ولتاژ ترانزیستور باید در ناحیه فعال مشخصه صورت پذیرد. به عبارت دیگر نقطه کار ترانزیستور باید در محل مناسبی در ناحیه فعال تثبیت شود. منظور از نقطه کار، نقطه‌ای از مشخصه است که مختصات آن در حالتی که هیچ‌گونه منبع سیگنالی در مدار وجود ندارد، جریانها و ولتاژهای *DC* ترانزیستور را مشخص می‌نمایند. جریان و ولتاژ نقطه کار توسط منبع *DC* تأمین می‌شود. در یک تقویت‌کننده ترانزیستوری توان لازم جهت تقویت سیگنال ورودی از همین منبع *DC* گرفته می‌شود.

مداری که به کمک آن منبع DC، ولتاژ و جریان ثابت نقطه کار را در اختیار سرهای ترانزیستور قرار می‌دهد، **مدار بایاس** نام دارد. وقتی از بایاس کردن ترانزیستور صحبت می‌کنیم منظورمان طراحی مدار بایاس مناسب برای ایجاد نقطه کار دلخواه است. برای روشن شدن بیشتر موضوع، مدار آشنای شکل ۵-۱ را در نظر می‌گیریم.

با نوشتن معادله KVL در حلقه خروجی مدار (حلقه شامل V_{CE}) شکل ۵-۱، می‌توان رابطه I_C و V_{CE} ترانزیستور را به دست آورد.

$$V_{CE} = V_{CC} - R_C I_C \qquad (۱-۵)$$

نمایش معادله فوق در صفحه (V_{CE}, I_C)، یک خط با شیب $-1/R_C$ است. این خط محور V_{CE} را در نقطه $V_{CE} = V_{CC}$ و محور I_C را در نقطه $I_C = V_{CC}/R_C$ قطع می‌کند. چون رابطه ۵-۱ باید همواره برقرار باشد، I_C و V_{CE} ترانزیستور باید علیرغم هر نوع تغییر، در آن صدق نمایند. به عبارت دیگر بر روی مشخصه، خط مذکور را می‌توان مکان تغییرات I_C و V_{CE} ترانزیستور در نظر گرفت. این خط را **خط بار** DC ترانزیستور، در مدار بایاس مورد بحث می‌نامند. همان‌طور که در شکل ۵-۱ مشاهده می‌شود، خط بار DC، منحنی‌های مشخصه را در نقاط مختلف قطع می‌کند. هر یک از این نقاط تقاطع، جریان I_C و ولتاژ V_{CE} ترانزیستور را به ازای یک جریان بیس معین، مشخص می‌نماید. جریان بیس ترانزیستور توسط مدار بایاس ورودی، شامل R_B و V_{BB} تعیین می‌شود. از معادله KVL در حلقه ورودی داریم

$$\propto \quad V_{BE} = V_{BB} - R_B I_B \qquad (۲-۵)$$

نمایش معادله فوق در صفحه (I_B, V_{BE})، یک خط با شیب $-1/R_B$ است که از تقاطع آن با مشخصه ورودی ترانزیستور، مقدار دقیق I_B به دست می‌آید. در عمل چون V_{BE} ترانزیستور در



شکل ۵-۱: یک مدار بایاس ساده به همراه مشخصه خروجی و خط بار DC آن

ناحیه فعال تقریباً ثابت و برابر ۰٫۷ ولت است، بنابراین جریان I_B مذکور مقدار ثابتی است که از حل معادله ۵-۲ برحسب I_B و بدون نیاز به تقاطع آن با منحنی مشخصه ورودی حاصل می‌شود. اگر این مقدار ثابت را برابر I_{B_2} فرض کنیم، در این صورت محل تلاقی منحنی $I_B = I_{B_2}$ و خط بار DC، نقطه کار ترانزیستور خواهد بود. این نقطه را با Q و جریان و ولتاژ مربوط به آن را با اندیس Q مشخص می‌نمایند (شکل ۵-۱). در مشخصه شکل ۵-۱ نقطه کار Q در ناحیه فعال قرار دارد. با ثابت نگهداشتن مدار بایاس کلکتور (R_C و V_{CC}) و با تغییر I_B (توسط مدار بایاس بیس) می‌توان نقطه کار را به سمت ناحیه اشباع (نقطه A) یا ناحیه قطع (نقطه B) حرکت داد.

به ازای یک جریان بیس ثابت (مثلاً $I_B = I_{B_2}$) تغییر مدار بایاس کلکتور می‌تواند ترانزیستور را از ناحیه فعال به ناحیه اشباع ببرد. در این حالت منحنی I_B ثابت بوده و فقط خط بار تغییر می‌کند (شکل ۵-۲).

در شکل ۵-۲ چگونگی تغییر نقطه کار (Q) با تغییر عناصر مدار کلکتور نشان داده شده است. به طوری که مشاهده می‌شود، ثابت ماندن R_C و کاهش V_{CC} خط بار (a) را ایجاد کرده است. همچنین با افزایش R_C و ثابت ماندن V_{CC} خط بار (b) حاصل می‌شود. بدیهی است با تغییر توأم R_C و V_{CC} نیز خط بار و در نتیجه نقطه کار تغییر خواهد کرد.

در مدار شکل ۵-۱ چنانچه بخواهیم جریان کلکتور بیشترین دامنه تغییرات ac را در طرفین نقطه کار DC داشته باشد و ضمناً از ناحیه خطی خارج نشود، باید حتی‌الامکان نقطه کار Q را در وسط خط بار انتخاب نماییم. اگر نقطه کار را در نزدیکی ناحیه قطع یا اشباع انتخاب نماییم، ممکن است با تغییرات کوچک جریان کلکتور، ترانزیستور وارد ناحیه غیرخطی مشخصه شود و عملاً تقویت سیگنال به صورت خطی صورت نگیرد.

شکل ۵-۳ اعوجاج شکل موج جریان کلکتور، ناشی از انتخاب نامناسب نقطه کار را نمایش می‌دهد.



شکل ۵-۲: نحوه تغییر نقطه کار با تغییر مدار بایاس کلکتور



شکل ۵-۳: اعوجاج سیگنال در اثر انتخاب نامناسب نقطه کار

در قسمت بالای شکل، نقطه کار Q_1 در نزدیکی ناحیه اشباع انتخاب گردیده که این امر باعث برش سیگنال جریان کلکتور در قسمت بالا شده است. در قسمت پایین شکل، برش سیگنال در نیم سیکل منفی ناشی از انتخاب نقطه کار Q_2 در نزدیکی ناحیه قطع می‌باشد.

مثال ۵-۱: مدار شکل ۵-۱ را با توجه به مقادیر $V_{CC} = ۱۰\ V$، $R_C = ۲\ K\Omega$، $V_{BB} = ۱/۳\ V$، $V_{CE}(sat) = ۰/۲\ V$، $\beta = ۱۲۵$ و $V_{BE}(ON) = ۰/۷\ V$ در نظر بگیرید.

الف) مقاومت R_B را طوری تعیین کنید که نقطه کار در وسط خط بار DC واقع شود.

ب) با وجود R_B مذکور اگر V_{BB} برابر ۶/۱ ولت شود، مختصات نقطه کار جدید چیست؟

حل:

الف) ابتدا با نوشتن معادله KVL در حلقه خروجی، معادله خط بار DC را به دست می‌آوریم.

$$V_{CE} = V_{CC} - R_C I_C$$

با جایگزین نمودن مقادیر R_C و V_{CC} در معادله مذکور، خط بار DC مدار به دست می‌آید.

$$V_{CE} = ۱۰ - ۲I_C$$

این خط را در صفحه مشخصه خروجی (V_{CE}, I_C) رسم نموده و نقطه Q را در وسط آن انتخاب می‌کنیم (شکل ۵-۴). اکنون با داشتن $I_{CQ} = ۲/۵\ mA$ و $\beta = ۱۲۵$، جریان بیس نقطه کار را می‌توان محاسبه نمود.

$$I_{BQ} \cong \frac{I_{CQ}}{\beta} = \frac{۲/۵}{۱۲۵} = ۰/۰۲\ mA$$



شکل ۵-۴: معادله خط بار DC مثال ۵-۱

حال از معادله KVL در حلقه ورودی، بااستفاده از جریان بیس، مقاومت R_B به دست می‌آید.

$$R_B = \frac{V_{BB} - V_{BE}}{I_{BQ}} = \frac{۱/۳ - ۰/۷}{۰/۰۲} = ۳۰\ K\Omega$$

البته مقاومت $۳۰\ K\Omega$ استاندارد نیست و در طرح عملی می‌توان از مقاومت $۲۷\ K\Omega$ یا $۳۳\ K\Omega$ که نزدیکترین مقاومتهای استاندارد به آن است استفاده کرد.

ب) در صورتی که V_{BB} را برابر ۶/۱ ولت فرض کنیم، جریان بیس برابر است با

$$I_B = \frac{۶/۱ - ۰/۷}{۲۷} = ۰/۲ mA$$

چنانچه ترانزیستور در ناحیه فعال فرض شود، جریان کلکتور برابر است با

$$I_C = \beta I_B = ۱۲۵ \times ۰/۲ = ۲۵ mA$$

با این مقدار جریان کلکتور، ولتاژ V_{CE} برابر ۴۰- ولت خواهد بود! بنابراین فرض ناحیه فعال صحیح نبوده و در واقع ترانزیستور وارد ناحیه اشباع شده است. جریان اشباع کلکتور را می‌توان به صورت زیر محاسبه نمود:

$$I_C(sat) = \frac{V_{CC} - V_{CE}(sat)}{R_C} = \frac{۱۰ - ۰/۲}{۲} = ۴/۹\ mA$$

که این مقدار از βI_B کوچکتر است. معمولا برای ناحیه اشباع یک β مؤثر به صورت زیر تعریف می‌شود:

$$\beta_f = \frac{I_C(sat)}{I_B} = \frac{۴/۹}{۰/۲} = ۲۴/۵ < \beta$$

با توجه به شکل ۵-۴ ملاحظه می‌کنیم که نقطه کار Q مناسبترین نقطه کار برای ترانزیستور در مدار تقویت‌کننده خطی است. زیرا با این نقطه کار جریان کلکتور می‌تواند تغییراتی با دامنه حداکثر حدود $۲٫۴mA$ داشته باشد، بدون اینکه از ناحیه خطی خارج شود. بدیهی است اگر نقطه کار در هر جای دیگری از خط بار انتخاب شود، حداکثر دامنه تغییرات جریان خروجی در ناحیه خطی محدودتر می‌شود.

■

۵-۲ بایاس مدار امیتر مشترک

طرحی که در مدار شکل ۵-۱ برای بایاس مدار امیتر مشترک به‌کار رفت، به لحاظ استفاده از دو منبع ولتاژ با ولتاژهای متفاوت، در عمل مورد استفاده قرار نمی‌گیرد. در شکل ۵-۵ برای تأمین جریان بایاس مدار بیس از همان منبع V_{CC} مربوط به بایاس کلکتور با یک مقاومت بزرگ R_B استفاده شده است.

برای این مدار معادله خط بار DC همان رابطه ۵-۱ است. جریان بیس با توجه به شکل مدار از رابطه زیر محاسبه می‌شود:

$$I_B = \frac{V_{CC} - V_{BE}}{R_B} \qquad (۳-۵)$$

در شکل ۵-۵، اگر چه مسأله استفاده از یک منبع ولتاژ برای مدار کلکتور و بیس حل شده است، اما مدار مذکور دارای دو عیب مهم است که کاربرد آن را بسیار محدود می‌سازد. اول آنکه جریان کلکتور (جریان نقطه کار) به پارامترهای ترانزیستور، از جمله β بستگی دارد. از آنجا که پارامتر β برای ترانزیستورهای از یک نوع نیز ممکن است کاملاً متفاوت باشد و اساساً مقدار دقیق آن نامعین است، معلوم نیست نقطه کار در محل پیش‌بینی شده قرار داشته باشد. دوم آنکه اگر دمای محیط افزایش یابد، ممکن است جریان کلکتور از مقدار اولیه به کلی فاصله گرفته و در عملکرد مدار اختلال جدی پدید آورد. افزایش جریان کلکتور با بالا رفتن دما به علت حساسیت شدید I_{CBO} به



شکل ۵-۵: بایاس مدار امیتر مشترک با استفاده از یک منبع ولتاژ

تغییر دماست. ازدیاد I_C موجب گرمتر شدن ترانزیستور و در نتیجه افزایش بیشتر I_C می‌شود. به عبارت دیگر، ممکن است ترانزیستور وارد یک دور ناپایدار افزایش I_C شود که در انتها منجر به خارج شدن نقطه کار ترانزیستور از ناحیه خطی شود. در این حالت، ترانزیستور اصطلاحاً در وضعیت **رانش حرارتی** قرار گرفته است.

جلوگیری از رانش حرارتی

برای پیشگیری از رانش حرارتی در ترانزیستور باید کاری کرد که هر افزایش جریان کلکتور بتواند زمینه را برای کاهش بعدی آن فراهم سازد. این کار در حقیقت همان پایدار کردن جریان کلکتور مربوط به نقطه کار است که در این بخش تنها به بعضی از روشهای آن اشاره می‌شود. تجزیه و تحلیل کامل این موضوع را به بحث جداگانه‌ای در پایان همین فصل موکول می‌کنیم.

یکی از راههای جلوگیری از رانش حرارتی استفاده از مدار شکل ۵-۶ است. در این مدار چنانچه با افزایش دما، I_{CBO} و در نتیجه I_C افزایش یابد، ولتاژ نقطه C کاهش می‌یابد. در این مدار جریان بیس از معادله

$$I_B = \frac{V_C - V_{BE}}{R_B} \qquad (۴-۵)$$

به دست می‌آید. در صورتی که V_{BE} را ثابت فرض کنیم، با کاهش V_C جریان I_B کمتر شده و در نتیجه I_C نیز کاهش می‌یابد. بدین ترتیب پایداری لازم برای جریان کلکتور تأمین می‌شود.

از دیگر راههای پیشگیری از رانش حرارتی، اضافه کردن یک مقاومت در امیتر است. در مدار شکل ۵-۷ که به مدار **خود بایاس** معروف است، علاوه بر اضافه کردن مقاومت R_E، از دو مقاومت $R_۱$ و $R_۲$ برای بایاس بیس استفاده شده است. این روش متداولترین شیوه بایاس مدار امیتر مشترک است. این مدار از نظر پایداری نقطه کار نیز نسبتاً کامل است. زیرا گذشته از ثبات حرارتی، با انتخاب مناسب مقادیر مقاومتهای $R_۱$ و $R_۲$ نسبت به تغییرات β نیز پایداری خوبی از خود نشان می‌دهد.



شکل ۵-۶: مداری برای جلوگیری از رانش حرارتی



شکل ۵-۷: مدار خود بایاس

پایداری حرارتی ایجاد شده در مدار شکل ۵-۷، صرفاً ناشی از وجود مقاومت R_E است. در این مدار افزایش ناشی از رانش حرارتی I_C، باعث افزایش I_E و در نتیجه بالا رفتن ولتاژ نقطه E می‌شود. در این صورت، با فرض ثابت بودن ولتاژ نقطه B، V_{BE} ترانزیستور کاهش یافته و باعث تقلیل I_E و بالاخره کنترل I_C می‌شود.

در مدار اخیر، در مورد عدم حساسیت جریان کلکتور نسبت به تغییرات β، باید شرایطی را در طراحی در نظر گرفت تا این هدف تحقق یابد. جهت بررسی این موضوع و به طور کلی تجزیه و تحلیل مدار بایاس بیس در شکل ۵-۷، می‌توان به جای آن مدار معادل تونن را از دید بیس جایگزین نمود. در این صورت مدار شکل ۵-۸ حاصل می‌شود که بررسی آن به سادگی میسر است.

با به کار بردن قضیه تونن، R_T و V_T از روابط زیر محاسبه می‌شوند:

$$R_T = R_1 \parallel R_2 = \frac{R_1 R_2}{R_1 + R_2} \qquad (۵-۵)$$

$$V_T = \frac{R_2}{R_1 + R_2} V_{CC} \qquad (۶-۵)$$



شکل ۵-۸: معادل تونن مدار بایاس بیس در مدار خود بایاس

همچنین می‌توان از روابط مذکور، مقادیر مقاومتهای R_1 و R_2 را برحسب R_T و V_T به دست آورد.

$$R_1 = R_T \left(\frac{V_{CC}}{V_T}\right) \qquad (۵-۷)$$

$$R_2 = \frac{R_T}{1 - V_T/V_{CC}} \qquad (۵-۸)$$

از معادله KVL در حلقه ورودی مدار شکل ۵-۸ داریم

$$-V_T + I_B R_T + V_{BE} + R_E I_E = 0 \qquad (۵-۹)$$

با در نظر گرفتن $I_E = (\beta + 1) I_B$ و با استفاده از رابطه (۵-۹)، رابطه زیر برای I_E حاصل می‌شود:

$$I_E = \frac{V_T - V_{BE}}{R_E + R_T/(\beta+1)} \qquad (۵-۱۰)$$

برای اینکه جریان I_E مذکور حتی‌الامکان تابع β نباشد (در واقع حساسیت کمتری نسبت به β داشته باشد)، لازم است شرط زیر برقرار شود:

$$R_T \ll R_E (\beta_{min} + 1) \qquad (۵-۱۱)$$

در عمل، کافی است که مقدار R_T در حدود ۰٫۱ مقدار $R_E (\beta_{min} + 1)$ اختیار شود. به عبارت دیگر

$$R_T \cong \frac{\beta_{min} R_E}{10} \qquad (۵-۱۲)$$

بنابراین برای جریان کلکتور ترانزیستور خواهیم داشت

$$I_C \cong I_E \cong \frac{V_T - V_{BE}}{R_E} \qquad (۵-۱۳)$$

که این معادله عدم وابستگی جریان کلکتور به پارامتر β را نشان می‌دهد.

معادله خط بار DC ترانزیستور در مدار شکل ۵-۷، از نوشتن معادله KVL در حلقه خروجی به دست می‌آید.

$$V_{CE} = V_{CC} - (R_C + R_E) I_C \qquad (۵-۱۴)$$

در نوشتن رابطه ۵-۱۴ جریان کلکتور و امیتر ترانزیستور مساوی فرض شده‌اند. این تقریب در نوشتن معادله خط بار غالباً مورد استفاده قرار می‌گیرد و در واقع به معنای $\alpha \cong 1$ یا $\beta \cong \beta + 1$ و یا صرف نظر نمودن از جریان بیس در برابر جریان کلکتور است و در عمل با در نظر گرفتن خطای مقادیر قطعه‌هایی که در مدار به‌کار می‌روند، کاملاً قابل قبول است.

مثال ۵-۲: در مدار شکل ۵-۷، $V_{CC} = ۱۰\ V$، $R_C = ۴۰۰\ \Omega$ و برای ترانزیستور به‌کار رفته $۴۰ \le \beta \le ۱۲۰$ است. مقادیر مقاومتهای $R_۱$، $R_۲$ و R_E را طوری تعیین کنید که نقطه کار ترانزیستور در $I_C = ۱۰\ mA$ و $V_{CE} = ۵V$ قرار گیرد.

حل:

چون نقطه کار بر روی خط بار DC قرار دارد، پس باید مختصات آن در معادله خط بار DC (رابطه ۵-۱۴) صدق کند:

$$۵ = ۱۰ - (۰/۴ + R_E) \times ۱۰ \quad \Rightarrow \quad R_E = ۰/۱ K\Omega = ۱۰۰\Omega$$

چون β مقدار مشخصی نیست، باید مقاومتهای $R_۱$ و $R_۲$ طوری محاسبه شوند که جریان کلکتور نقطه کار نسبت به β حساسیت کمتری داشته باشد. بنابراین با استفاده از رابطه ۵-۱۲ خواهیم داشت

$$R_T \cong \frac{\beta_{min} R_E}{۱۰} = \frac{۴۰ \times ۱۰۰}{۱۰} = ۴۰۰\Omega$$

برای محاسبه V_T می‌توان از رابطه ۵-۱۰ و یا با تقریب بیشتر از رابطه ۵-۱۳ و با در نظر گرفتن $I_E \cong I_C$ استفاده نمود.

$$V_T = V_{BE} + I_E R_E + I_E R_T / (\beta_{av} + ۱) = ۱/۷۵\ V$$

در معادله فوق به جای β مقدار متوسط آن جایگزین شده است. اکنون با به‌کار بردن روابط ۵-۷ و ۵-۸ می‌توان $R_۱$ و $R_۲$ را محاسبه نمود.

$$R_۱ = ۴۰۰ \left(\frac{۱۰}{۱/۷۵}\right) \cong ۲/۳ K\Omega \quad , \quad R_۲ = \frac{۴۰۰}{۱ - ۱/۷۵/۱۰} \cong ۴۸۵\Omega$$

■

۵-۳ خط بار ac

مدار تقویت‌کننده شکل ۵-۹ را که حلقه بیس آن شامل مدار معادل تونن از دید بیس در مدار خود بایاس به همراه منبع ولتاژ سیگنال v_i است، در نظر بگیرید. در این مدار جریان بیس از دو مؤلفه ac و DC تشکیل می‌شود.

$$i_B = I_{BQ} + i_b \qquad (۱۵-۵)$$

جریان i_b را منبع سیگنال و جریان I_{BQ} را مدار بایاس بیس تأمین می‌نماید. با توجه به خطی بودن جریان کلکتور نسبت به جریان بیس، برای جریان کلکتور نیز می‌توان نوشت

$$i_C = I_{CQ} + i_c \qquad (۱۶-۵)$$



شکل ۵-۹: مدار تقویت‌کننده امیتر مشترک با سیگنال ورودی

ولتاژ کلکتور ـ امیتر نیز دارای دو مؤلفه ac و DC خواهد بود. زیرا

$$v_{CE} = V_{CC} - (R_C + R_E)\, i_C \qquad (۱۷-۵)$$

با جایگزینی i_C از رابطه ۵-۱۶ خواهیم داشت

$$v_{CE} = V_{CC} - (R_C + R_E)\, I_{CQ} - (R_C + R_E)\, i_c \qquad (۱۸-۵)$$

جملات DC سمت راست رابطه اخیر در حقیقت V_{CEQ} را مشخص می‌کنند. با توجه به معادله خط بار DC (رابطه ۵-۱۴) برای V_{CE} در نقطه کار Q داریم

$$V_{CEQ} = V_{CC} - (R_C + R_E)\, I_{CQ} \qquad (۱۹-۵)$$

بخش ac در سمت راست رابطه ۵-۱۸ همان مؤلفه سیگنال v_{ce} است. برای روشن شدن مطلب، بخش خروجی مدار شکل ۵-۹ از نقطه نظر سیگنال، در شکل ۵-۱۰ نمایش داده شده است. در این شکل منبع ولتاژ V_{CC} اتصال کوتاه شده است. با نوشتن معادله KVL در حلقه خروجی این مدار رابطه v_{ce} و i_c به دست می‌آید.



شکل ۵-۱۰: مدار معادل سیگنال حلقه خروجی تقویت‌کننده شکل ۵-۹

$$v_{ce} = -(R_C + R_E)\, i_c \qquad (۲۰-۵)$$

می‌بینیم که طرف دوم رابطه ۵-۲۰، همان بخش ac سمت راست رابطه ۵-۱۸ است. بنابراین با توجه به روابط ۵-۱۹ و ۵-۲۰، رابطه ۵-۱۸ به صورت زیر در می‌آید:

$$v_{CE} = V_{CEQ} + v_{ce} \qquad (۲۱-۵)$$

با دقت در روابط ۵-۱۶ و ۵-۲۱ درمی‌یابیم که بخش DC جریان و ولتاژ خروجی ترانزیستور همان جریان و ولتاژ نقطه کار است و بخش ac تغییراتی در اطراف نقطه کار به وجود می‌آورد. به عبارت دیگر اگر برای سیگنال i_c و v_{ce} بخواهیم محورهای مختصات جداگانه‌ای در نظر بگیریم، باید مبدأ این مختصات بر نقطه کار ترانزیستور منطبق شود. این مطلب را می‌توان با نوشتن مجدد معادله ۵-۲۰ به صورت زیر بیان نمود:

$$v_{CE} - V_{CEQ} = -(R_C + R_E)(i_C - I_{CQ}) \qquad (۲۲-۵)$$

رابطه ۵-۲۲ تغییرات v_{ce} را برحسب i_c مشخص می‌نماید. نمایش این رابطه در صفحه مختصات کلی به صورت خطی با شیب $-1/(R_C + R_E)$ است که از نقطه کار Q که همان مبدأ مختصات (v_{ce}, i_c) است، عبور می‌کند. این خط را **خط بار** ac یا **خط بار دینامیکی** ترانزیستور و رابطه ۵-۲۲ را معادله خط بار ac می‌نامند. در حالت خاص مدار شکل ۵-۹، خط بار ac و DC ترانزیستور بر هم منطبق می‌باشند. زیرا هر دو دارای شیب یکسان بوده و از نقطه کار Q می‌گذرند.

در شکل ۵-۱۱، تغییرات جریان i_c و ولتاژ v_{ce} به همراه تغییرات جریان i_b و ولتاژ v_{be} نمایش داده شده است.

اگر دامنه سیگنال خروجی در مقابل مقدار DC آن قابل ملاحظه باشد، سیگنال را در این حالت **سیگنال بزرگ** گویند. در بسیاری از موارد با سیگنال کوچک سروکار داریم. سیگنالهای کوچک دارای دامنه‌ای بسیار کوچکتر بوده و می‌توان آنها را به صورت تغییرات جزیی در حوالی نقطه کار در نظر گرفت. در فصل بعد به بحث پیرامون تجزیه و تحلیل سیگنال کوچک ترانزیستور خواهیم پرداخت. برای به دست آوردن پاسخ به سیگنالهای بزرگ می‌توان از روش ترسیمی، مطابق شکل ۵-۱۱، استفاده نمود. ضمناً برای اینکه سیگنالهای ورودی و خروجی بتوانند نوساناتی متقارن با دامنه حداکثر داشته باشند، باید نقطه کار Q حتی‌الامکان در وسط خط بار ac قرار گیرد.

در مدار تقویت‌کننده‌ای که در این بخش مورد بحث قرار دادیم، خط بارهای ac و DC بر هم منطبق بودند. در بسیاری از موارد عملی شیب این دو خط بار باهم متفاوت بوده و بنابراین خطوط بر هم منطبق نمی‌شوند. در ادامه این بخش دو نمونه از این موارد راکه غالباً در طراحی تقویت‌کننده‌ها با آن مواجه می‌شویم، تحت عناوین خازن کنارگذر یا بایپاس[1] و خازن کوپلاژ بررسی می‌نماییم.

1. *Bypass*



شکل ۵-۱۱: نمایش تغییرات موثفه‌های سیگنال v_{be}، i_b، i_c و v_{ce} به ازای تغییرات سیگنال ورودی v_i در مدار تقویت کننده شکل ۵-۹

خازن کنارگذر

در مدار شکل ۵-۹ وجود مقاومت R_E گرچه به پایداری نقطه کار کمک می‌کند، اما از نقطه نظر سیگنال باعث کاهش بهره ولتاژ مدار می‌شود (این موضوع در فصل بعد روشنتر خواهد شد). بنابراین باید کاری کرد که از نقطه نظر سیگنال، امیتر مستقیماً به زمین وصل شود؛ لذا از یک خازن موازی با مقاومت امیتر استفاده می‌شود (شکل ۵-۱۲). ظرفیت این خازن طوری انتخاب می‌شود که راکتانس آن [$X_{C_b} = 1/(2\pi f C_b)$] در فرکانس سیگنالهای مورد نظر، بسیار کوچکتر از R_E باشد. این خازن را خازن کنارگذر گویند. در عمل این خازن را از دید سیگنال اتصال کوتاه و از دید DC مدار باز در نظر می‌گیرند.

با وجود خازن کنارگذر، مدار معادل کلکتور از دید سیگنال، به صورت شکل ۵-۱۳ است. با توجه به این شکل معادله خط بار ac در دستگاه مختصات ac به صورت معادله ۵-۲۳-الف و در دستگاه مختصات کلی به صورت معادله ۵-۲۳-ب خواهد بود.

$$v_{ce} = -R_C i_c \qquad \text{(۵-۲۳-الف)}$$

$$v_{CE} - V_{CEQ} = -R_C (i_C - I_{CQ}) \qquad \text{(۵-۲۳-ب)}$$

این معادله بیانگر خطی با شیب $-1/R_C$ گذرنده از مبدأ محورهای مختصات (i_c , v_{ce}) است. این مبدأ همان نقطه کار Q می‌باشد. اما از نقطه نظر DC در وضعیت مدار تغییری حاصل نگردیده، خط بار DC به حالت قبلی خود باقی است (شکل ۵-۱۴).

همان‌طور که قبلاً نیز توضیح دادیم، در روش ترسیمی برای به دست آوردن شکل موج و میزان تغییرات خروجی به ازای یک سیگنال ورودی مشخص، باید از خط بار ac استفاده نماییم. زیرا



شکل ۵-۱۲: مدار امیتر مشترک با خازن کنارگذر



شکل ۵-۱۳: مدار معادل کلکتور شکل ۵-۱۲ از دید سیگنال

در حقیقت این خط بار است که مکان تغییرات i_c و v_{ce} را مشخص می‌کند. در این صورت، برای اینکه دامنه نوسان متقارن سیگنال حداکثر شود، لازم است نقطه کار در وسط خط بار ac باشد. شرط لازم برای تحقق این امر آن است که

$$I_{CQ} = \frac{1}{2} i_C\Big|_A = \frac{1}{2}\left(I_{CQ} + \frac{V_{CEQ}}{R_C}\right) \qquad \text{(۵-۲۴-الف)}$$

$$V_{CEQ} = \frac{1}{2} v_{CE}\Big|_B = \frac{1}{2}\left(V_{CEQ} + R_C I_{CQ}\right) \qquad \text{(۵-۲۴-ب)}$$

با ساده نمودن هر کدام از دو معادله فوق خواهیم داشت



شکل ۵-۱۴: خط بارهای DC و ac برای ترانزیستور مدار شکل ۵-۱۲

$$\alpha \quad V_{CEQ} = R_C I_{CQ} \tag{۲۵-۵}$$

از آنجا که نقطه کار Q الزاماً بر روی خط بار DC نیز قرار دارد، پس معادله دیگری هم برحسب مختصات مورد نظر نقطه کار داریم که عبارتست از

$$V_{CEQ} = V_{CC} - (R_C + R_E) I_{CQ} \tag{۲۶-۵}$$

با حل دو معادله اخیر برحسب مختصات نقطه کار Q داریم

$$I_{CQ} = \frac{V_{CC}}{۲R_C + R_E} \tag{۲۷-۵}$$

$$V_{CEQ} = \frac{V_{CC} R_C}{۲R_C + R_E}$$

درصورتی‌که بخواهیم به‌روش ترسیمی مختصات نقطه کار مطلوب Q را در وسط خط بار ac تعیین کنیم، کافی است خط بار DC (معادله ۵-۲۶) را در صفحه مختصات کلی رسم کنیم و سپس از مبدأ مختصات خطی با شیب $۱/R_C$ (معادله ۵-۲۵) رسم کرده و آن را با خط بار DC تلاقی دهیم. در این صورت نقطه Q محل تقاطع این دو خط و در حقیقت مبدأ مختصات ac است و خط بار ac خطی است که از این نقطه با شیب $-۱/R_C$ رسم شود. این روش در شکل ۵-۱۵ نشان داده شده است.

مثال ۵-۳: در مدار شکل ۵-۱۶، برای ترانزیستور $۲۰۰ > \beta > ۱۰۰$ است. مقادیر مقاومتهای $R_۱$ و $R_۲$ را طوری محاسبه کنید که دامنه نوسان متقارن جریان کلکتور حداکثر شده و نقطه کار پایداری خوبی داشته باشد.



شکل ۵-۱۵: روش ترسیم خط بار ac با نقطه کار Q در وسط آن



شکل ۵-۱۶: مدار مثال ۵-۳

حل:

برای اینکه دامنه نوسان متقارن خروجی حداکثر شود، باید نقطه کار در وسط خط بار ac قرار گیرد. در این صورت مختصات نقطه کار از رابطه ۵-۲۷ به دست می‌آید.

$$I_{CQ} = \frac{۲۵}{۲ \times ۱ + ۰/۵} = ۱۰\ mA$$

$$V_{CEQ} = \frac{۱ \times ۲۵}{۲ \times ۱ + ۰/۵} = ۱۰\ V$$

برای اینکه جریان نقطه کار حساسیت کمی به β داشته باشد، لازم است R_T از رابطه ۵-۱۲ محاسبه شود.

$$R_T \cong \frac{\beta_{min} R_E}{۱۰} = \frac{۱۰۰ \times ۰/۵}{۱۰} = ۵K\Omega$$

با در نظر گرفتن معادله KVL در حلقه بیس داریم

$$V_T = \left(\frac{R_T}{\beta_{av}} + R_E\right) I_E + V_{BE} \cong ۰/۵۳ \times ۱۰ + ۰/۷ = ۶V$$

برای محاسبه $R_۱$ و $R_۲$ از روابط ۵-۷ و ۵-۸ استفاده می‌نماییم.

$$R_۱ = ۵\left(\frac{۲۵}{۶}\right) \cong ۲۰/۸K\Omega$$

$$R_۲ = \frac{۵}{۱ - ۶/۲۵} \cong ۶/۵۸K\Omega$$

با انتخاب نزدیکترین اندازه‌های استاندارد به مقادیر مذکور برای $R_۱$ و $R_۲$ خواهیم داشت

$$R_۱ = ۲۲K\Omega$$

$$R_۲ = ۶/۸K\Omega$$

■

خازن کوپلاژ

در طراحی تقویت‌کننده‌ها معمولاً لازم است منبع سیگنال ورودی و مقاومت بار از نظر DC بر روی مدار بایاس تقویت‌کننده بی‌تأثیر باشند. برای این منظور از خازنهای کوپلاژ استفاده می‌شود. در شکل ۵-۱۷ سیگنال ورودی v_s از طریق خازن کوپلاژ C_1 به مدار اِعمال شده و در خروجی توسط خازن کوپلاژ C_2 از انتقال جریان DC به مقاومت بار جلوگیری شده است.

معمولاً ظرفیت خازنهای کوپلاژ را به اندازه کافی بزرگ انتخاب می‌نمایند، به طوری که این خازنها را بتوان برای سیگنال اتصال کوتاه و برای DC مدار باز در نظر گرفت. خازنهای کوپلاژ در مواردی که از چند طبقه تقویت‌کننده استفاده می‌شود، به منظور مجزا نمودن طبقات از نقطه نظر DC و مستقل بودن مدار بایاس هر طبقه، نیز به کار می‌روند.

در شکل ۵-۱۸، مدارهای معادل تقویت‌کننده شکل ۵-۱۷ از نقطه نظر DC و ac نمایش داده شده‌اند. این مدارها کمک می‌کنند تا بتوانیم به سادگی معادلات خط بار را به دست آوریم. با توجه به شکل ۵-۱۸ معادله خط بار DC همان رابطه ۵-۲۶ و معادله خط بار ac به صورت زیر است:

$$v_{ce} = -(R_C \parallel R_L)\, i_c \qquad (۲۸-۵)$$

در این حالت چنانچه بخواهیم نقطه کار را طوری تعیین کنیم که در خروجی نوسانی متقارن و با دامنه حداکثر داشته باشیم، باید خط بار DC را با خط $V_{CE} = (R_C \parallel R_L)\, I_C$ قطع کنیم (شکل ۵-۱۹). در این صورت برای مختصات نقطه کار داریم

$$I_{CQ} = \frac{V_{CC}}{R_C + R_E + (R_C \parallel R_L)} \qquad (۲۹-۵)$$

$$V_{CEQ} = \frac{(R_C \parallel R_L) V_{CC}}{R_C + R_E + (R_C \parallel R_L)} \qquad (۳۰-۵)$$



شکل ۵-۱۷: مدار تقویت‌کننده امیتر مشترک با خازنهای کوپلاژ و کنارگذر



الف) مدار معادل DC ب) مدار معادل ac

شکل ۵-۱۸: مدارهای معادل تقویت‌کننده شکل ۵-۱۷



شکل ۵-۱۹: خط بارهای ac و DC مدار شکل ۵-۱۷

۵-۴ بایاس مدار کلکتور مشترک

در شکل ۵-۲۰ یک تقویت‌کننده کلکتور مشترک نشان داده شده است. در این تقویت‌کننده، بعضاً از مقاومت R_E به عنوان مقاومت بار استفاده می‌شود که در این صورت مقاومت R_L حذف می‌شود. این تقویت‌کننده از لحاظ مدار بایاس بیس کاملاً شبیه تقویت‌کننده امیتر مشترک است. معادلات خط بارهای DC و ac مدار مذکور به صورت زیر است:

$$V_{CE} = V_{CC} - R_E I_E \cong V_{CC} - R_E I_C \qquad (۳۱-۵)$$

$$v_{ce} \cong -(R_E \parallel R_L)\, i_c \qquad (۳۲-۵)$$

این خط بارها را به همان طریق که در مورد تقویت‌کننده امیتر مشترک عمل شد، در صفحه مختصات (v_{CE}, i_C) رسم می‌کنند. برای اطمینان از پایداری نسبی نقطه کار نسبت به تغییرات β،



شکل ۵-۲۰: تقویت‌کننده کلکتور مشترک

مقاومتهای R_1 و R_2 طوری انتخاب می‌شوند که داشته باشیم

$$R_T = R_1 \| R_2 \cong \frac{\beta_{min} R_E}{10} \qquad (۳۳-۵)$$

مدار کلکتور مشترک را **امیتر فالوئر**[1] نیز می‌نامند. در واقع از نقطه نظر سیگنال، ولتاژ امیتر تقریباً برابر ولتاژ بیس بوده و به عبارت دیگر ولتاژ امیتر ولتاژ بیس را دنبال می‌کند. علت این موضوع آن است که با توجه به تغییرات جزیی ولتاژ v_{BE} در ناحیه فعال، مؤلفه ac آن (v_{be}) در مقابل v_o تقریباً قابل چشمپوشی است.

مثال ۵-۴: در مدار کلکتور مشترک شکل ۵-۲۰ با فرض $R_L = 1\,K\Omega$، $R_E = 1/5\,K\Omega$، $100 < \beta < 150$ و $V_{CC} = 21\,V$ مقاومتهای R_1 و R_2 را طوری تعیین نمایید که دامنه نوسان متقارن خروجی حداکثر شود.

حل:

معادلات خط بارهای DC و ac با توجه به شکل ۵-۲۱، روابط ۵-۳۱ و ۵-۳۲ به صورت زیر است:

$$V_{CE} = V_{CC} - R_E I_E$$

$$v_{ce} \cong -(R_L \| R_E)\, i_c$$

شرط اینکه دامنه نوسان متقارن خروجی حداکثر شود این است که نقطه کار در وسط خط بار ac قرار گیرد. در این صورت با توجه به روشی که قبلاً توضیح دادیم، مختصات نقطه کار از حل دو معادله زیر به دست می‌آید:

1. *Emitter Follower*



ب) مدار معادل ac — الف) مدار معادل DC

شکل ۵-۲۱: مدارهای معادل DC و ac تقویت‌کننده کلکتور مشترک شکل ۵-۲۰

$$V_{CEQ} = V_{CC} - R_E I_{EQ}$$

$$V_{CEQ} = (R_L \| R_E)\, I_{EQ}$$

با استفاده از دو معادله مذکور جریان I_{EQ} به صورت زیر محاسبه می‌شود:

$$I_{EQ} = \frac{V_{CC}}{R_E + (R_E \| R_L)} = \frac{21}{1/5 + (1/5 \| 1)} = 10\,mA$$

در مدار شکل ۵-۲۱-الف معادل تونن از دید بیس جایگزین شده است؛ با استفاده از رابطه ۵-۱۲ داریم.

$$R_T = \frac{\beta_{min} R_E}{10} = \frac{100 \times 1/5}{10} = 15K\Omega$$

برای به دست آوردن V_T، در حلقه بیس معادله KVL را می‌نویسیم

$$V_T = R_T \cdot \left(\frac{I_{EQ}}{\beta_{av} + 1}\right) + V_{BE} + R_E I_{EQ}$$

با جایگزینی مقدار متوسط β و سایر مقادیر در معادله اخیر خواهیم داشت

$$V_T = 15\left(\frac{10}{126}\right) + 0/7 + 1/5 \times 10 \cong 16/9\,V$$

با استفاده از روابط ۵-۷ و ۵-۸ مقادیر مقاومتهای R_1 و R_2 برابر است با

$$R_1 \cong 18/6\,K\Omega \cong 18\,K\Omega$$

$$R_2 \cong 76/8\,K\Omega \cong 82\,K\Omega$$

در شکل ۵-۲۲-الف خط بارهای ac و DC رسم شده‌اند. ضمناً در شکل ۵-۲۲-ب تغییرات ولتاژهای v_{CE}، v_E و v_O نیز نمایش داده شده‌اند. ملاحظه می‌شود که حداکثر دامنه نوسان متقارن v_{CE} و i_C به ترتیب برابر ۶ ولت و ۱۰ میلی‌آمپر است.



شکل ۵-۲۲: خط بارهای *ac* و *DC* و ولتاژهای v_{CE}، v_E و v_O در مدار شکل ۵-۲۰

همان‌طور که از شکل ۵-۲۰ آشکار است داریم

$$v_E = V_{CC} - v_{CE}$$

بنابراین v_E و v_{CE} اختلاف فاز 180° دارند و مجموع آنها همواره برابر مقدار ثابت V_{CC} است. همچنین با توجه به مدار معادل *ac* تقویت‌کننده در شکل ۵-۲۱-ب داریم

$$v_o = v_e = -v_{ce}$$

■

۵-۵ بایاس مدار بیس مشترک

در شکل ۵-۲۳ یک تقویت‌کننده بیس مشترک نشان داده شده است. در این مدار R_1 و R_2 مقاومتهای بایاس بیس و R_C و R_E به ترتیب مقاومتهای کلکتور و امیتر می‌باشند. ورودی v_s از طریق خازن کوپلاژ C_1 به امیتر داده شده و خروجی توسط خازن کوپلاژ C_2 از کلکتور گرفته شده است. بیس ترانزیستور توسط خازن کنارگذر C_3 از نظر سیگنال به زمین اتصال کوتاه شده و بنابراین بین ورودی و خروجی مشترک می‌شود.

در تجزیه و تحلیل بایاس مدار مذکور از مشخصه خروجی بیس مشترک استفاده می‌شود. بنابراین معادلات خط بار به صورت روابط بین جریان کلکتور و ولتاژ کلکتور ـ بیس خواهند بود. در این مدار، خط بار *ac* با توجه به وجود خازن کنارگذر C_3 به صورت زیر در می‌آید:



شکل ۵-۲۳: تقویت‌کننده بیس مشترک

$$v_{cb} = -(R_C \| R_L) i_c \qquad (۳۴-۵)$$

در مورد خط بار *DC*، می‌توان ابتدا معادله *KVL* را در حلقه شامل کلکتور ـ امیتر نوشته و سپس با استفاده از $V_{CE} = V_{CB} + V_{BE}$، معادله آن را به دست آورد.

$$\alpha \quad V_{CB} = (V_{CC} - V_{BE}) - (R_C + R_E) I_C \qquad (۳۵-۵)$$

در فصل بعد ضمن بررسی مدار سیگنال کوچک مدار بیس مشترک خواهیم دید که این مدار دارای مقاومت ورودی کوچک و مقاومت خروجی بزرگی است.

مثال ۵-۵: در مدار شکل ۵-۲۳ با فرض $V_{CC}=۱۵V$، $R_L=R_C=۱K\Omega$، $V_{CE}(sat)=۰/۲V$، $V_{BE}(sat)=۰/۸V$، $V_{BE}(ON)=۰/۷V$ و $۳۰<\beta<۵۰$ مقاومتهای R_1، R_2 و R_E را چنان تعیین کنید که شرایط زیر به طور همزمان برقرار باشد.

الف) شکل موج ولتاژ خروجی بتواند در سیکل مثبت تا ۳ ولت و در سیکل منفی تا ۲ ولت نوسان بدون اعوجاج داشته باشد.

ب) نقطه کار ترانزیستور نسبت به تغییرات β تا حد ممکن پایدار باشد.

حل:

در شکل ۵-۲۴ مدارهای معادل *DC* و *ac* تقویت‌کننده نشان داده شده است. معادله خط بار *ac* با توجه به رابطه ۵-۳۴ عبارتست از:

$$v_{cb} = -(R_C \| R_L) i_c = -(۱ \| ۱) i_c = -۰/۵ i_c$$

IRNuCB



شکل ۵-۲۴: مدارهای معادل DC و ac مدار شکل ۵-۲۳

برای معادله خط بار DC با توجه به رابطه ۵-۳۵ داریم

$$V_{CB} = (V_{CC} - V_{BE}) - (R_C + R_E) I_C = ۱۴/۳ - (۱ + R_E) I_C$$

خط بارهای ac و DC در صفحه مختصات مشخصه خروجی ترانزیستور در ترکیب بیس مشترک در شکل ۵-۲۵ رسم شده‌اند.

ولتاژ خروجی v_o همان v_{cb} است که در سیکل منفی به سمت ناحیه اشباع و در سیکل مثبت به سمت ناحیه قطع می‌رود. در ناحیه اشباع برای ولتاژ کلکتور ـ بیس می‌توان نوشت

$$V_{CB}(sat) = V_{CE}(sat) - V_{BE}(sat) = ۰/۲ - ۰/۸ = -۰/۶\ V$$

برای آنکه خروجی بتواند در سیکل منفی حداکثر تا ۲ ولت نوسان بدون اعوجاج داشته باشد لازم است که برای نقطه کار ترانزیستور داشته باشیم



شکل ۵-۲۵: خط بارهای ac و DC مثال ۵-۵

$$V_{CBQ} = -۰/۶ + ۲ = ۱/۴\ V \qquad (۳۶-۵)$$

همچنین برای آنکه در سیکل مثبت خروجی ۳ ولت نوسان بدون اعوجاج داشته باشیم، می‌توان نوشت

$$v_{CB}\Big|_B - V_{CBQ} = (R_C \| R_L) I_{CQ} = ۳\ V \qquad (۳۷-۵)$$

در نتیجه

$$I_{CQ} = \frac{۳}{R_C \| R_L} = \frac{۳}{۰/۵} = ۶\ mA \qquad (۳۸-۵)$$

با جایگزینی مقادیر V_{CBQ} و I_{CQ} در معادله خط بار DC داریم

$$۱/۴ = ۱۴/۳ - ۶(۱ + R_E) \quad \Rightarrow \quad R_E = ۱/۱۵\ K\Omega$$

با توجه به شرط پایداری نقطه‌کار نسبت به تغییرات β می‌توان نوشت

$$R_T = R_۱ \| R_۲ = ۰/۱ \beta_{min} R_E = ۰/۱ \times ۳۰ \times ۱/۱۵ = ۳/۴۵\ K\Omega$$

همچنین برای ولتاژ معادل تونن در بیس داریم

$$V_T = R_T \frac{I_{CQ}}{\beta_{av}} + V_{BE}(ON) + R_E \left(\frac{۱ + \beta_{av}}{\beta_{av}}\right) I_{CQ}$$

$$= (۳/۴۵)\left(\frac{۶}{۴۰}\right) + ۰/۷ + (۱/۱۵)\left(\frac{۴۱}{۴۰}\right)(۶)$$

$$= ۸/۲۹\ V$$

با معلوم بودن R_T و V_T می‌توان مقاومتهای $R_۱$ و $R_۲$ را از روابط ۵-۷ و ۵-۸ محاسبه نمود.

$$R_۱ = ۶/۲۴\ K\Omega \cong ۵/۶\ K\Omega$$

$$R_۲ = ۷/۷۲\ K\Omega \cong ۸/۲\ K\Omega$$

■

۵-۶ پایداری نقطه‌کار

یکی از ملاحظات مهم در طراحی تقویت‌کننده‌های خطی، انتخاب نقطه کار مناسب برای ترانزیستور است. برای یک دامنه مشخص سیگنال، چنانچه نقطه‌کار با فاصله مناسب از نواحی قطع و اشباع ترانزیستور انتخاب نشده باشد، ممکن است در بخشی از دوره تناوب سیگنال، در شکل موج خروجی برش یا اعوجاج ایجاد شود. در این صورت هم شکلی سیگنالهای خروجی و ورودی از دست رفته و بنابراین خطی بودن تقویت‌کننده دچار اختلال می‌شود. بدیهی است همان‌گونه که انتخاب یک نقطه کار مناسب حائز اهمیت است؛ اطمینان از پایداری آن در حین کار تقویت‌کننده و

یا احیاناً پس از تغییر ترانزیستور نیز باید مورد توجه قرار گیرد. شاید در همه موارد، جلوگیری کامل از تغییر نقطه کار، عملی و یا مقرون به صرفه نباشد. اما در هر صورت می‌توان با اتخاذ تدابیر خاصی تغییرات نقطه کار را در حد قابل قبولی محدود نمود.

عوامل متعددی در تغییر نقطه کار ترانزیستور دخالت دارند که از جمله آنها می‌توان موارد زیر را ذکر نمود.

- تغییر جریان اشباع معکوس I_{CBO} ترانزیستور با افزایش دما (یادآور می‌شویم که این جریان به ازای هر $10\,^{\circ}C$ افزایش دما تقریباً دو برابر می‌شود.)
- تغییر ولتاژ بیس ـ امیتر با افزایش دما (این ولتاژ به ازای هر $1\,^{\circ}C$ افزایش دما، حدوداً ۲٫۵ میلی‌ولت کاهش می‌یابد.)
- تغییرات وسیع بهره جریان (β) ترانزیستور (این پارامتر گذشته از تغییر با دما، حتی برای یک نوع ترانزیستور نیز دقیقاً مشخص نبوده و غالباً مقادیر حداقل و حداکثر آن داده می‌شود.)
- تغییر ولتاژ منبع تغذیه به علت برخوردار نبودن از یک تنظیم ولتاژ مناسب
- تغییر مقادیر مقاومتهای به‌کار رفته ناشی از خطای آنها و یا تغییرات دما

در نظر گرفتن عواملی از قبیل تغییرات دما یا تغییر β در اغلب موارد ضروری است، حال آنکه در بسیاری از طرحها ممکن است اثر خطای مقاومتها و یا تغییرات ولتاژ منبع چندان مهم نباشد.

برای روشن شدن چگونگی جابه‌جایی نقطه کار ترانزیستور با تغییر پارامتر β، مدار بایاس شکل ۵-۲۶ را در نظر بگیرید. فرض کنید مشخصه‌های ترانزیستور به ازای دو مقدار متفاوت β به صورت شکل ۵-۲۶-ب داده شده باشند. منحنی‌های پیوسته، برای مقدار کوچکتر β_1 و منحنی‌های خط‌چین به ازای مقدار بزرگتر β_2 رسم شده‌اند.



الف) مدار بایاس امیتر مشترک ب) مشخصه خروجی و خط بار DC ترانزیستور

شکل ۵-۲۶: جابه‌جایی نقطه کار ترانزیستور در اثر تغییر پارامتر β

چنانچه مدار بیس، جریان ثابت I_{B_2} را تأمین نماید، نقطه کار به ازای $\beta = \beta_1$ نقطه Q خواهد بود. اما چنانچه β افزایش یابد و برابر β_2 شود نقطه کار نیز به محل Q' منتقل می‌شود. بدیهی است تغییر β تأثیری در خط بار DC که معادله آن مستقل از این پارامتر است ندارد و بنابراین برای هر دو حالت این خط بار ثابت در نظر گرفته شده است. با بالا رفتن دما، افزایش I_{CBO} باعث افزایش I_C به ازای یک مقدار ثابت I_B می‌شود که این نیز همانند ازدیاد β در جابه‌جا شدن نقطه کار تأثیر می‌گذارد. تأثیر تغییر I_{CBO} در ترانزیستورهای سیلیکن ممکن است قابل صرف‌نظر باشد، ولی در ترانزیستورهای ژرمانیم کاملاً محسوس است.

از طرف دیگر در ترانزیستورهای سیلیکن تغییر ولتاژ بیس ـ امیتر در اثر تغییر دما مهمترین عامل ناپایداری حرارتی نقطه کار به حساب می‌آید.

در شکل ۵-۲۷ منحنی‌های مشخصه ورودی ترانزیستور برای سه دمای مختلف رسم شده‌اند. در این شکل خط بار ورودی همان معادله ۵-۲ یا معادله KVL در حلقه بیس است. مشاهده می‌شود که کاهش ولتاژ V_{BE} در اثر افزایش دما، می‌تواند جریان بیس نقطه کار را به خوبی جابه‌جا نماید.

برای جلوگیری از ناپایداری نقطه کار ترانزیستور در اثر تغییر پارامتر β و نیز تغییرات دما، در بخش ۵-۲ مدار خود بایاس را توصیه نمودیم. در ادامه این بحث به تجزیه و تحلیل کمی پایداری مدارهای بایاس ترانزیستور، از جمله مدار خود بایاس خواهیم پرداخت.

ضرایب پایداری

ضمن بحثهای اخیر دریافتیم که منظور از ناپایداری نقطه کار ترانزیستور، در حقیقت تغییر جریان کلکتور (I_C*) مربوط به نقطه کار ترانزیستور می‌باشد. همچنین با دقت در رابطه ۴-۱۱ و نیز مشخصه‌های ورودی ترانزیستور، می‌توان گفت که I_C خود تابعی از سه متغیر I_{CBO}، V_{BE} و β است و به بیان ریاضی داریم

$$I_C = I_C\,(I_{CBO}, V_{BE}, \beta) \qquad (۳۹-۵)$$

در این بخش می‌خواهیم تغییر I_C در اثر تغییرات متغیرهای مذکور را مورد بررسی قرار دهیم. چنین تجزیه و تحلیلی در علوم مهندسی در موارد زیاد و با عناوین گوناگون از قبیل تجزیه و تحلیل حساسیت یا بررسی ضرایب پایداری صورت می‌گیرد.

---

* در ادامه این بحث هر جا مقادیر DC کمیتها به‌کار رفته، منظور مقدار مربوط به نقطه کار است و صرفاً برای اختصار از اندیس Q صرف‌نظر شده است.



شکل ۵-۲۷: جابه‌جایی نقطه کار در مشخصه ورودی ترانزیستور در اثر تغییر دما

در صورتی که تغییرات متغیرهای یاد شده کوچک باشند می‌توان با استفاده از رابطه مشتق کامل، نحوه تغییرات جریان کلکتور برحسب تغییرات متغیرهای فوق را بیان نمود.

$$dI_C = \frac{\partial I_C}{\partial I_{CBO}} dI_{CBO} + \frac{\partial I_C}{\partial V_{BE}} dV_{BE} + \frac{\partial I_C}{\partial \beta} d\beta \qquad (۴۰-۵)$$

اکنون ضرایب پایداری S_I، S_V و S_β را به صورت زیر تعریف می‌کنیم:

$$S_I = \frac{\Delta I_C}{\Delta I_{CBO}} \qquad (۴۱-۵)$$

$$S_V = \frac{\Delta I_C}{\Delta V_{BE}} \qquad (۴۲-۵)$$

$$S_\beta = \frac{\Delta I_C}{\Delta \beta} \qquad (۴۳-۵)$$

برای تغییرات کوچک متغیرهای مستقل I_{CBO}، V_{BE} و β می‌توان نوشت

$$S_I \cong \frac{\partial I_C}{\partial I_{CBO}} \quad , \quad S_V \cong \frac{\partial I_C}{\partial V_{BE}} \quad , \quad S_\beta \cong \frac{\partial I_C}{\partial \beta} \qquad (۴۴-۵)$$

و نیز

$$\Delta I_C \cong dI_C \ , \ \Delta V_{BE} \cong dV_{BE} \ , \ \Delta I_{CBO} \cong dI_{CBO} \ , \ \Delta \beta \cong d\beta \qquad (۴۵-۵)$$

بنابراین رابطه ۵-۴۰ را می‌توان به صورت زیر نوشت:

$$\Delta I_C \cong S_I \Delta I_{CBO} + S_V \Delta V_{BE} + S_\beta \Delta \beta \qquad (۴۶-۵)$$

ضرایب پایداری در واقع میزان حساسیت جریان کلکتور نسبت به تغییرات متغیرهای مذکور را نشان می‌دهند. هر چه این ضرایب کوچکتر باشند جریان کلکتور و در نتیجه نقطه کار از ثبات بیشتری برخوردار خواهد بود.

در اینجا تذکر مجدد این نکته ضروری است که استفاده از مشتقات جزیی در رابطه ۵-۴۴ برای محاسبه ضرایب پایداری در صورتی صحیح است که تغییرات کوچک باشند. در مواردی که با تغییرات بزرگ یکی از متغیرها مواجه شویم باید ضرایب پایداری مربوط را مستقیماً از روابط ۵-۴۱ تا ۵-۴۳ محاسبه نماییم. چنین وضعیتی معمولاً در مورد متغیر β پیش می‌آید که دارای دامنه تغییرات وسیعی است. در این حالت برای محاسبه S_β باید مقادیر I_{C_1} و I_{C_2} را به ازای β_1 و β_2 محاسبه نمود و سپس نسبت $\Delta I_C = I_{C_2} - I_{C_1}$ به $\Delta\beta = \beta_2 - \beta_1$ را به دست آورد.

محاسبه ضرایب پایداری

محاسبه ضرایب پایداری برای هر مدار بایاس این امکان را می‌دهد که راجع به پایداری نقطه کار آن مدار اظهار نظر کنیم. به عبارت دیگر ضرایب پایداری را می‌توان به عنوان معیارهایی برای شناخت میزان پایداری یک مدار بایاس خاص یا مقایسه پایداری دو مدار بایاس مختلف به کار برد.

اکنون مدار خود بایاس شکل ۵-۷ را در نظر بگیرید. می‌خواهیم برای این مدار ضرایب پایداری را محاسبه نماییم. برای این کار ابتدا باید رابطه جریان کلکتور و متغیرهای I_{CBO}، V_{BE} و β را به دست آوریم. روابطی که در اختیار داریم، یکی معادله جریان کلکتور و دیگری معادله KVL در حلقه بیس مدار معادل شکل ۵-۸ است که به ترتیب به صورت زیر نوشته می‌شوند:

$$I_C = \beta I_B + (\beta + 1) I_{CBO} \qquad (۴۷-۵)$$

$$V_T - V_{BE} = I_B R_T + (I_B + I_C) R_E \qquad (۴۸-۵)$$

اگر از رابطه ۵-۴۸، I_B را به دست آورده و در رابطه ۵-۴۷ جایگزین کنیم خواهیم داشت

$$I_C = \frac{\beta}{R_E(1+\beta) + R_T}(V_T - V_{BE}) + \frac{(\beta+1)(R_E + R_T)}{R_E(1+\beta) + R_T} I_{CBO} \qquad (۴۹-۵)$$

با استفاده از معادله اخیر ضرایب پایداری مدار خود بایاس محاسبه می‌شوند.

محاسبه S_I: با توجه به تعریف S_I و نیز رابطه ۵-۴۹ می‌توان نوشت

$$S_I = \frac{\Delta I_C}{\Delta I_{CBO}} \cong \frac{\partial I_C}{\partial I_{CBO}} = (\beta+1)\frac{R_E + R_T}{(1+\beta)R_E + R_T} \qquad (۵۰-۵)$$

که بر اساس آن در صورتی که داشته باشیم

$$R_T \ll R_E\,(۱+\beta) \qquad (۵۱-۵)$$

معادله ۵-۵۰ ساده شده و عبارت S_I به صورت زیر در می‌آید:

$$S_I \cong ۱+\frac{R_T}{R_E} \qquad (۵۲-۵)$$

لازم به یادآوری است که شرط ۵-۵۱ در حقیقت همان شرط پایداری جریان امیتر نقطه کار در برابر تغییرات β است. ممکن است تغییرات I_{CBO} مطابق آنچه که برای به دست آوردن رابطه ۵-۵۲ فرض کردیم، کوچک نباشد. در این صورت باید از تعریف دقیق S_I به صورت زیر استفاده نمود:

$$S_I = \frac{\Delta I_C}{\Delta I_{CBO}} = \frac{I_{C_۲} - I_{C_۱}}{I_{CBO_۲} - I_{CBO_۱}} \qquad (۵۳-۵)$$

که در آن $I_{C_۱}$ و $I_{C_۲}$ به ترتیب مقادیر جریان I_C متناظر با $I_{CBO_۱}$ و $I_{CBO_۲}$ می‌باشند. اما چون در رابطه ۵-۴۹ رابطه جریان I_C نسبت به I_{CBO} خطی است، برای S_I همان رابطه ۵-۵۰ به دست می‌آید که نهایتاً با شرط ۵-۵۱ به رابطه ۵-۵۲ تبدیل می‌شود. بنابراین می‌توان گفت که رابطه ۵-۵۲ مستقل از اینکه تغییرات I_{CBO} کوچک یا بزرگ باشد قابل استفاده خواهد بود.

محاسبه S_V: با توجه به تعریف S_V و با استفاده از رابطه ۵-۴۹ می‌توان نوشت

$$S_V = \frac{\Delta I_C}{\Delta V_{BE}} \cong \frac{\partial I_C}{\partial V_{BE}} = \frac{-\beta}{R_E\,(۱+\beta)+R_T} \qquad (۵۴-۵)$$

که با فرض برقراری شرط ۵-۵۱ و بزرگ بودن β به صورت زیر ساده می‌شود:

$$S_V \cong -\frac{۱}{R_E} \qquad (۵۵-۵)$$

این رابطه نیز با توجه به خطی بودن رابطه I_C نسبت به V_{BE} مستقل از اینکه تغییرات V_{BE} کوچک یا بزرگ باشد قابل استفاده است. رابطه ۵-۵۵ نشان می‌دهد که با افزایش R_E می‌توان S_V را به نحو دلخواهی کوچک نمود. اما بزرگ انتخاب نمودن R_E باعث ایجاد محدودیتهایی از جمله کاهش I_C و بهره ولتاژ مدار می‌شود. به همین دلیل در زیربخش بعد روشهای دیگری برای کاهش حساسیت جریان کلکتور نسبت به تغییرات V_{BE} ارائه خواهد شد.

محاسبه S_β: با توجه به خطی نبودن رابطه ۵-۴۹ نسبت به β، تنها در صورت کوچک بودن تغییرات این پارامتر می‌توان از تقریب مشتق جزیی برای محاسبه S_β استفاده نمود. در عمل برای یک ترانزیستور، β دارای مقدار مشخصی نبوده و معمولاً دامنه تغییرات آن نسبتاً وسیع است.

بنابراین استفاده از مشتق جزیی ممکن است خطای قابل ملاحظه‌ای به همراه داشته باشد. در این حالت باید با فرض ثابت بودن دو متغیر دیگر (V_{BE} و I_{CBO}) مستقیماً تغییرات I_C به ازای تغییرات مورد نظر β را محاسبه نمود. چون از یک طرف در این محاسبه تغییرات I_{CBO} وارد نمی‌شود و از طرف دیگر در ناحیه فعال نامساوی زیر برقرار است:

$$(R_E+R_T)I_{CBO} \ll V_T - V_{BE}$$

از جمله شامل I_{CBO} در رابطه ۵-۴۹ می‌توان صرف‌نظر نمود و نوشت

$$I_C = \frac{\beta(V_T - V_{BE})}{R_E\,(۱+\beta)+R_T} \qquad (۵۶-۵)$$

چنانچه از رابطه اخیر $I_{C_۱}$ و $I_{C_۲}$ به ازای مقادیر حداقل و حداکثر β (یعنی $\beta_۱$ و $\beta_۲$) محاسبه شوند، می‌توان نشان داد که S_β از رابطه زیر به دست می‌آید:

$$S_\beta = \frac{\Delta I_C}{\Delta\beta} = \frac{I_{C_۲} - I_{C_۱}}{\beta_۲ - \beta_۱} = \frac{I_{C_۱}}{\beta_۱}\left(\frac{R_T+R_E}{R_T+(۱+\beta_۲)R_E}\right) \qquad (۵۷-۵)$$

ملاحظه می‌کنیم که به ازای مقادیر معمول پارامترها مقدار S_β نمی‌تواند برابر صفر شود. به عبارت روشنتر در مدار خود بایاس به هر حال جریان کلکتور نقطه کار تابع β بوده و نمی‌توان حساسیت این جریان نسبت به تغییرات β را به صفر رسانید. حتی حداقل شدن S_β نیز مستلزم صفر شدن R_T یا بی‌نهایت شدن R_E است که هیچکدام در عمل قابل پیاده شدن نیستند. بدین ترتیب می‌توان رابطه ۵-۵۱ را به عنوان یک شرط عملی و مطلوب برای پایداری نقطه کار در مقابل تغییرات پارامتر β تلقی نمود.

با در نظر گرفتن روابطی که برای ضرایب پایداری به دست آوردیم تغییر جریان کلکتور ناشی از تغییرات هر سه پارامتر I_{CBO}، V_{BE} و β را می‌توان به صورت زیر نوشت:

$$\Delta I_C \cong \left(۱+\frac{R_T}{R_E}\right)\Delta I_{CBO} - \frac{۱}{R_E}\Delta V_{BE} + \frac{I_{C_۱}}{\beta_۱}\left[\frac{R_E+R_T}{R_T+R_E(۱+\beta_۲)}\right]\Delta\beta + \ldots \qquad (۵۸-۵)$$

دقت شود که رابطه ۵-۵۸ تنها برای حالتی که شرط ۵-۵۱ برقرار باشد قابل استفاده خواهد بود. در صورتی که R_E خیلی کوچک باشد، S_I و S_V نیز تابع پارامتر β بوده و برای محاسبه ΔI_C ناگزیر باید مستقیماً از رابطه ۵-۴۹ استفاده نمود. یعنی

$$\Delta I_C = I_C\,(I_{CBO_۲}, V_{BE_۲}, \beta_۲) - I_C\,(I_{CBO_۱}, V_{BE_۱}, \beta_۱) \qquad (۵۹-۵)$$

در صورتی که عوامل دیگری نیز در تغییر I_C دخالت داشته باشند باید جملات مربوط به آنها را

نیز به سمت راست رابطه ۵-۵۸ اضافه نمود. مثلاً اگر بخواهیم تغییرات I_C ناشی از تغییر V_{CC} و R_E را نیز در نظر بگیریم از رابطه زیر استفاده می‌کنیم:

$$I_C = S_I \Delta I_{CBO} + S_V \Delta V_{BE} + S_\beta \Delta \beta + S_{V_{CC}} \Delta V_{CC} + S_{R_E} \Delta R_E \qquad (۶۰-۵)$$

که در آن $S_{V_{CC}} \cong \frac{\partial I_C}{\partial V_{CC}}$ و $S_{R_E} \cong \frac{\partial I_C}{\partial R_E}$ است.

مثال ۵-۶: در مدار خود بایاس شکل ۵-۷، $R_C = ۴\,K\Omega$ و $V_{CC} = ۲۰V$ است. می‌خواهیم جریان و ولتاژ نامی نقطه کار برابر $I_C = ۲mA$ و $V_{CE} = ۱۰V$ باشند. همچنین در صورتی که پارامتر β از ۳۶ تا ۹۰ تغییر کند، تغییرات جریان کلکتور در فاصله $۱/۷۵\,mA$ تا $۲/۲۵\,mA$ محدود شود. مقاومتهای $R_۱$ و $R_۲$ را محاسبه کنید (از I_{CBO} صرف‌نظر کرده، V_{BE} را ثابت و برابر ۰/۶۵ ولت فرض کنید).

حل:

با جایگزینی مختصات نامی نقطه کار در معادله خط بار DC (رابطه ۵-۱۴) خواهیم داشت

$$۱۰ = ۲۰ - ۲(۴ + R_E) \Rightarrow R_E = ۱\,K\Omega$$

با استفاده از رابطه ۵-۵۷ می‌توان R_T را محاسبه نمود.

$$\frac{۲/۲۵ - ۱/۷۵}{۹۰ - ۳۶} = \frac{۱/۷۵}{۳۶}\left[\frac{۱ + R_T}{R_T + ۱(۱ + ۹۰)}\right] \Rightarrow R_T = ۲۰/۱K\Omega$$

با نوشتن معادله KVL در حلقه بیس در شکل ۵-۸ جریان I_{CQ} برحسب V_T به دست می‌آید.

$$I_{CQ} \cong I_{EQ} = \frac{V_T - V_{BE}}{R_E + R_T/\beta}$$

با توجه به مقادیر حداقل و حداکثر جریان کلکتور می‌توان نوشت

$$۱/۷۵ \le \frac{V_T - V_{BE}}{R_E + R_T/\beta} \le ۲/۲۵$$

برای اینکه نامساویهای مذکور به ازای همه مقادیر β صحیح باشند باید داشته باشیم

$$۱/۷۵\left(\frac{R_T}{\beta_{min}} + R_E\right) \le V_T - V_{BE} \le ۲/۲۵\left(\frac{R_T}{\beta_{max}} + R_E\right)$$

یا

می‌توان مقدار $V_T = ۳/۴\,V$ را انتخاب نمود و بر اساس آن $R_۱$ و $R_۲$ را با استفاده از روابط ۵-۷ و ۵-۸ محاسبه کرد.

■

مثال ۵-۷: در مدار شکل ۵-۲۸ پارامتر β ترانزیستور بین مقادیر ۴۰ و ۱۲۰ و ولتاژ V_{BE} بین مقادیر ۰/۶ و ۰/۸ ولت تغییر می‌کند. ولتاژ V_T و مقاومتهای R_E و R_T را طوری تعیین کنید که با وجود تغییرات نقطه کار، جریان کلکتور بتواند دامنه نوسان متقارنی برابر $۵\,mA$ داشته باشد.

حل:

بر اساس شکل ۵-۲۹، برای اینکه دامنه نوسان متقارن $۵\,mA$ برای i_c تضمین شود، چنانچه پایین‌ترین نقطه کار را $Q_۱$ و بالاترین آن را $Q_۲$ فرض کنیم، باید $I_{CQ_۱} = ۵\,mA$ و $I_{CQ_۲}$ به فاصله $۵\,mA$ از $i_{C,max}$ (حداکثر جریان کلکتور برای نقطه کار $Q_۲$) قرار داشته باشد. چون خط بار $ac_۲$ از $Q_۲$ می‌گذرد، معادله آن را در صفحه مختصات (v_{CE}, i_C) می‌توان به صورت زیر نوشت:

$$i_C - I_{CQ_۲} = -\frac{۱}{R_C}(v_{CE} - V_{CEQ_۲}) \qquad (۶۱-۵)$$

اما مختصات $Q_۲$ در معادله خط بار DC نیز صدق می‌کند، بنابراین

$$V_{CEQ_۲} = V_{CC} - (R_C + R_E) I_{CQ_۲} \qquad (۶۲-۵)$$

با حذف $V_{CEQ_۲}$ بین روابط ۵-۶۱ و ۵-۶۲، معادله خط بار $ac_۲$ به صورت زیر به دست می‌آید:

$$i_C + \frac{R_E}{R_C} I_{CQ_۲} = -\frac{۱}{R_C}(v_{CE} - V_{CC}) \qquad (۶۳-۵)$$

خط بار $ac_۲$ باید خط $v_{CE} = ۰/۲V$ را در $i_{C,max} = I_{CQ_۲} + ۵$ قطع نماید. بنابراین باید داشته باشیم



شکل ۵-۲۸: مدار مثال ۵-۷

POWEREN.IR



شکل ۵-۲۹: خطوط بار *DC* و *ac* در شرایط تغییر نقطه کار از $Q_۱$ به $Q_۲$ در مثال ۵-۷

$$I_{CQ_۲} + ۵ + R_E I_{CQ_۲} = -(۰/۲ - ۱۵)$$

یا

$$I_{CQ_۲} = \frac{۹/۸}{۱+R_E} \qquad (۶۴-۵)$$

چون تغییرات جریان کلکتور نقطه کار باید در فاصله $I_{CQ_۱}$ و $I_{CQ_۲}$ محدود شود می‌توان نوشت

$$۵ \le I_{CQ} \le \frac{۹/۸}{۱+R_E} \qquad (۶۵-۵)$$

با توجه به رابطه اخیر بدیهی است که $R_E < ۱\,K\Omega$ باشد. ضمناً برای ΔI_{CQ} بر اساس رابطه ۵-۶۵ خواهیم داشت

$$\Delta I_{CQ} = I_{CQ_۲} - I_{CQ_۱} = \frac{۴/۸ - ۵R_E}{۱+R_E} \qquad (۶۶-۵)$$

از طرف دیگر بر اساس رابطه ۵-۵۸ برای ΔI_{CQ} داریم

$$\Delta I_{CQ} = -\frac{۱}{R_E}\Delta V_{BE} + \frac{I_{CQ_۱}}{\beta_۱}\left[\frac{R_T + R_E}{R_T + (۱+\beta_۲)R_E}\right]\Delta\beta \qquad (۶۷-۵)$$

در بدترین حالت $\Delta V_{BE} = -۰/۲\,V$ و $\Delta\beta = ۸۰$ است. بنابراین برای حداکثر ΔI_{CQ} در رابطه اخیر خواهیم داشت

$$\Delta I_{CQ} = \frac{۰/۲}{R_E} + \frac{۵}{۴۰}\left[\frac{R_T + R_E}{R_T + (۱+۱۲۰)R_E}\right] \times ۸۰$$

با توجه به شرط پایداری خوب نسبت به تغییرات پارامتر β (یعنی $R_T = ۰/۱\beta_{min}R_E = ۴R_E$) رابطه فوق به صورت زیر درمی‌آید:

$$\Delta I_{CQ} = \frac{۰/۲}{R_E} + \frac{۲}{۵} \qquad (۶۸-۵)$$

با استفاده از روابط ۵-۶۶ و ۵-۶۸ برای R_E دو مقدار ۵۱ Ω و ۷۲۷ Ω به دست می‌آید. با انتخاب $R_E = ۷۲۷\,\Omega$، مقادیر R_T و ΔI_{CQ} به دست می‌آیند.

$$R_T = \frac{۴۰ \times ۰/۷۲۷}{۱۰} \cong ۲/۹K\Omega$$

$$\Delta I_{CQ} \cong ۰/۶۸mA$$

به عبارت دیگر

$$I_{CQ_۱} = ۵\,mA \quad , \quad I_{CQ_۲} = ۵/۶۸\,mA$$

اکنون چنانچه مشابه مثال ۵-۶ عمل نماییم، خواهیم داشت

$$۴/۸۰ \le V_T \le ۴/۸۷$$

که مقدار $V_T = ۴/۸\,V$ را انتخاب می‌کنیم.

■

مثال ۵-۸: مدار شکل ۵-۳۰ را در نظر بگیرید.

الف) مقدار I_{CQ} را محاسبه نمایید.

ب) اگر $۹۹ \le \beta \le ۴۹$ و دما بین ۲۵ تا ۱۲۵ درجه سانتیگراد تغییر کند و بافرض اینکه در دمای $۲۵^\circ C$، $V_{BE} = ۰/۷\,V$ و $I_{CBO} = ۰/۱\,\mu A$ باشد، ΔI_{CQ} را با در نظر گرفتن تغییرات کلیه متغیرها از جمله R_E و V_{CC} محاسبه کنید.

حل:

الف) ابتدا معادل تونن مدار بیس را محاسبه می‌کنیم.

$$R_T = R_۱ \,\|\, R_۲ \cong ۴۵۵\,\Omega$$

$$V_T = \frac{V_{CC}R_۲}{R_۱ + R_۲} \cong ۱/۸۲\,V$$



شکل ۵-۳۰: مدار مثال ۵-۸

از معادله KVL در حلقه ورودی داریم

$$I_{CQ} \cong \frac{\beta_{av}(V_T - V_{BE})}{R_T + R_E(1+\beta_{av})} \cong 1{,}42\, mA \qquad (۶۹-۵)$$

ب) در این مدار با توجه به اینکه شرط $R_T \ll \beta R_E$ برقرار است، به ترتیب از روابط ۵-۵۲، ۵-۵۵ و ۵-۵۷ داریم

$$S_I \cong 1 + \frac{R_T}{R_E} = 5{,}55$$

$$S_V \cong -\frac{1}{R_E} = -10\, mA/V$$

$$S_\beta \cong \frac{I_{CQ_1}}{\beta_1}\left[\frac{R_T + R_E}{R_T + (1+\beta_2)R_E}\right] = 0{,}0111\, mA$$

چون تغییرات V_{CC} و R_E نیز درنظر گرفته شده باید ضرایب پایداری مربوط به آنها نیز محاسبه شود. برای محاسبه $S_{V_{CC}}$ ابتدا لازم است در رابطه ۵-۶۹ به جای V_T برحسب V_{CC} جایگزین نماییم.

$$I_{CQ} = \frac{\beta\left[V_{CC}R_2 - (R_1+R_2)V_{BE}\right]}{(R_1+R_2)\left[R_T + R_E(1+\beta)\right]} \qquad (۷۰-۵)$$

بر اساس تعریف، ضریب پایداری $S_{V_{CC}}$ برابر است با

$$S_{V_{CC}} \cong \frac{\partial I_{CQ}}{\partial V_{CC}} \cong \frac{\beta R_2}{(R_1+R_2)\left[R_T + R_E(1+\beta)\right]} \cong \frac{R_2}{R_E(R_1+R_2)} \cong 0{,}91\, mA/V$$

همچنین با استفاده از رابطه ۵-۶۹ و تعریف ضریب پایداری S_{R_E} مقدار آن نیز به صورت زیر

حاصل می‌شود:

$$S_{R_E} \cong \frac{\partial I_{CQ}}{\partial R_E} \cong -\frac{V_T - V_{BE}}{R_E^2} = -0{,}112\, mA/\Omega$$

برای محاسبه ΔI_{CQ} لازم است تغییرات متغیرهای مورد نظر را نیز محاسبه کنیم.

$$\Delta I_{CBO} = I_{CBO} \times 2^{\Delta T/10} = 0{,}1 \times 2^{10} = 102{,}4\mu A \cong 0{,}1 mA$$

$$\Delta V_{BE} = -2{,}5 \times \Delta T = -2{,}5 \times 100 = -250\, mV = -0{,}25V$$

$$\Delta\beta = 50 \quad , \quad \Delta V_{CC} = 4\, V \quad , \quad \Delta R_E = 20\, \Omega$$

بنابراین تغییرات I_{CQ} در بدترین شرایط به صورت زیر خواهد بود:

$$\Delta I_{CQ} = |S_I \Delta I_{CBO}| + |S_V \Delta V_{BE}| + |S_\beta \Delta\beta| + |S_{V_{CC}} \Delta V_{CC}| + |S_{R_E} \Delta R_E| \qquad (۷۱-۵)$$

$$= 0{,}555 + 2{,}5 + 0{,}55 + 3{,}64 + 2{,}24 \cong 9{,}5\, mA$$

از این انحراف تقریباً نصف آن ناشی از تغییر دماست که از این بخش نیز سهم اصلی به تغییر V_{BE} تعلق دارد. به عبارت دیگر در ترانزیستور سیلیکن تغییر V_{BE} به عنوان مؤثرترین عامل انحراف حرارتی نقطه کار عمل می‌نماید.

■

جبران تغییرات حرارتی

مشاهده کردیم که در ترانزیستور تغییرات پارامترهای I_{CBO} و V_{BE} با تغییر دما می‌تواند باعث انحراف نقطه کار شود. البته پارامتر β نیز در اثر تغییر دما تغییر می‌کند. اما با توجه به اینکه مقدار β در یک دمای ثابت نیز مشخص نبوده و دارای خطای نسبتاً زیادی است، در نظر گرفتن تغییرات دمای آن نمی‌تواند مهم باشد. در این زیربخش به بررسی روشهای جبرانسازی تغییرات V_{BE} و I_{CBO} ترانزیستور در اثر تغییر دما می‌پردازیم.

جبران تغییرات حرارتی V_{BE}: چنانچه رابطه ضریب پایداری S_V را در نظر بگیریم، چنین نتیجه می‌گیریم که ساده‌ترین راه برای کاهش حساسیت جریان کلکتور نسبت به تغییر V_{BE}، افزایش R_E است. اما ازآنجا که این افزایش، کاهش جریان نقطه کار را نیز به دنبال دارد، نمی‌توان R_E را خیلی بزرگ انتخاب نمود. بنابراین از این طریق نمی‌توان اثر تغییرات حرارتی V_{BE} را کاملاً جبران نمود.

یکی از راههای جبران نمودن تغییر حرارتی V_{BE} استفاده از یک دیود مطابق شکل ۵-۳۱ است.



شکل ۵-۳۱: مدار ساده شده جبران اثر تغییر دما بر V_{BE} با استفاده از دیود

در این مدار از یک منبع جریان ثابت I_{BB} برای تغذیه بیس استفاده شده است. چنانچه تغییرات حرارتی ولتاژ دیود (V_D) مشابه تغییرات حرارتی ولتاژ بیس ـ امیتر ترانزیستور باشد، یعنی

$$\frac{\Delta V_D}{\Delta T}=\frac{\Delta V_{BE}}{\Delta T} \qquad (۷۲-۵)$$

در این صورت وابستگی جریان امیتر ترانزیستور به دمای T منتفی می‌شود. برای نشان دادن این مطلب با توجه به مدار شکل ۵-۳۱ داریم

$$I_B=\frac{I_E}{۱+\beta}=I_{BB}-I_D \qquad (۷۳-۵)$$

$$V_{BE}+R_E I_E=V_D+R_D I_D \qquad (۷۴-۵)$$

با قرار دادن I_D از رابطه ۵-۷۳ در رابطه ۵-۷۴ و ساده کردن عبارت حاصل، برای جریان I_E رابطه زیر به دست می‌آید:

$$I_E=\frac{V_D-V_{BE}+I_{BB}R_D}{R_E+R_D/(\beta+۱)} \qquad (۷۵-۵)$$

بنابراین

$$\frac{\Delta I_E}{\Delta T}=\frac{\Delta V_D/\Delta T-\Delta V_{BE}/\Delta T}{R_E+R_D/(\beta+۱)} \qquad (۷۶-۵)$$

که با احراز شرط ۵-۷۲، $\Delta I_E/\Delta T=۰$ خواهد شد. ضمناً با نگاهی به رابطه ۵-۷۵ می‌توان نتیجه گرفت که اگر $R_D \ll R_E(\beta_{min}+۱)$ باشد، وابستگی جریان I_E به پارامتر β نیز حذف می‌شود و مدار از پایداری خوبی برخوردار خواهد بود.

در عمل پیدا کردن دیودی که بتواند شرط ۵-۷۲ را برآورده سازد آسان نیست. به همین جهت معمولاً به جای دیود از یک ترانزیستور که پیوند کلکتور ـ بیس آن را اتصال کوتاه کرده‌اند استفاده می‌شود. چون می‌توان این ترانزیستور را مشابه ترانزیستور اصلی انتخاب نمود، مسأله یکسان بودن تغییرات حرارتی تا حدود زیادی حل خواهد شد (شکل ۵-۳۲).



شکل ۵-۳۲: مدار عملی جبران اثر تغییر دما بر V_{BE}

در مدار شکل ۵-۳۲، چنانچه پیوند در حالت هدایت بیس ـ امیتر ترانزیستور $Q_۱$ را با یک منبع ولتاژ V_D مدلسازی نموده و معادل تونن سمت چپ BB' را جایگزین کنیم، مدار شکل ۵-۳۳ به دست می‌آید. در این شکل مقادیر V_T و R_T به صورت زیر خواهند بود:

$$V_T=\frac{R_D V_{BB}+R_B V_D}{R_B+R_D} \qquad (۷۷-۵)$$

$$R_T=R_D \parallel R_B \qquad (۷۸-۵)$$

با نوشتن معادله KVL در حلقه بیس مدار شکل ۵-۳۳ و با فرض $R_T \ll (\beta+۱)R_E$ داریم

$$I_E \cong \frac{(V_{BB}R_D+V_D R_B)/(R_B+R_D)-V_{BE}}{R_E} \qquad (۷۹-۵)$$

که با استفاده از آن تغییرات I_E در اثر تغییر دما به صورت زیر به دست می‌آید:

$$\frac{\partial I_E}{\partial T}=\frac{۱}{R_E}\left[\frac{R_B}{R_B+R_D}\frac{\partial V_D}{\partial T}-\frac{\partial V_{BE}}{\partial T}\right] \qquad (۸۰-۵)$$



شکل ۵-۳۳: معادل تونن مدار شکل ۵-۳۲

اما برای یک ترانزیستور سیلیکنی $\frac{\partial V_D}{\partial T} \cong \frac{\partial V_{BE}}{\partial T} = -K$ است، که در آن $K = ۲/۵ mV/^\circ C$ می‌باشد. بنابراین

$$\frac{\partial I_E}{\partial T} = \frac{K}{R_E} \frac{۱}{۱ + R_B/R_D} \qquad (۵-۸۱)$$

با مقایسه این معادله با معادله مشابهی که با استفاده از رابطه ۵-۵۵ برای مدار خود بایاس می‌توان نوشت، نتیجه می‌گیریم که در مدار شکل ۵-۳۲ حساسیت نسبت به تغییر V_{BE} در مقایسه با مدار خود بایاس با ضریب $(۱ + R_B/R_D)^{-۱}$ کاهش یافته است. برای مثال اگر $R_B / R_D = ۱۰$ باشد، تأثیر دما در انحراف جریان I_E ناشی از تغییر V_{BE}، با ضریب ۱/۱۱ کاهش می‌یابد.

با در نظر گرفتن رابطه ۵-۸۱ می‌بینیم که برای مدار شکل ۵-۳۲، $\partial I_E/\partial T$ عملاً نمی‌تواند برابر صفر شود. می‌توان نشان داد، در صورتی که به جای یک دیود از دو دیود مطابق شکل ۵-۳۴ استفاده شود، $\partial I_E/\partial T$ می‌تواند برابر صفر شود. برای این منظور لازم است ضمن برابر بودن تغییرات حرارتی V_D دیودها و V_{BE} ترانزیستور، $R_B = R_D$ انتخاب شود.

در شکل ۵-۳۵ طرح دیگری برای جبران تغییرات حرارتی V_{BE} ترانزیستور نشان داده‌شده‌است.



شکل ۵-۳۴: جبران اثر تغییر دما بر V_{BE} با استفاده از دو دیود



شکل ۵-۳۵: مدار دیگری برای جبرانسازی تغییر V_{BE} در اثر تغییر دما

در این شکل نیز چون دیود D همواره در حالت هدایت است می‌توان دیود را با یک منبع ولتاژ V_D جایگزین نمود (تحلیل مدار در مسأله ۲۶ آخر فصل به عهده خواننده واگذار می‌شود).

جبران تغییرات حرارتی I_{CBO}: خنثی نمودن تغییرات حرارتی I_{CBO} معمولاً در مورد ترانزیستورهای ژرمانیم مطرح می‌شود. زیرا در این ترانزیستورها، این تغییرات می‌تواند تأثیر قابل ملاحظه‌ای در جابه‌جایی نقطه کار داشته باشد. یک روش برای جبران نمودن اثر این تغییرات استفاده از مدار شکل ۵-۳۶ است.

در این مدار، دیود D توسط ولتاژ هدایت بیس ـ امیتر ترانزیستور به صورت معکوس بایاس شده و بنابراین جریان آن، جریان اشباع معکوس خواهد بود. با در نظر گرفتن معادله KCL در گره بیس و معادله جریان کلکتور برحسب جریان بیس، داریم

$$I_C = \beta (I - I_S) + (\beta + ۱) I_{CBO} \qquad (۵-۸۲)$$

اما چنانچه از تغییرات V_{BE} ترانزیستور ژرمانیم صرف‌نظر کنیم، جریان I مقداری ثابت خواهد بود. بنابراین با فرض $۱ \ll \beta$ نسبت تغییرات جریان کلکتور به تغییر دما به صورت زیر است:

$$\frac{\Delta I_C}{\Delta T} \cong \beta \left(\frac{\Delta I_{CBO}}{\Delta T} - \frac{\Delta I_S}{\Delta T} \right) \qquad (۵-۸۳)$$

که مقدار آن به ازای $\frac{\Delta I_{CBO}}{\Delta T} = \frac{\Delta I_S}{\Delta T}$ برابر صفر می‌شود. در نتیجه چنانچه تغییرات حرارتی جریان اشباع معکوس برای دیود و ترانزیستور یکسان باشد، مدار مورد بحث از پایداری حرارتی لازم برخوردار خواهد بود.

روش دیگری برای جبران نمودن اثر تغییر دما بر I_{CBO} ترانزیستور استفاده از ترمیستور[1] یا سنسیستور[2] است.



شکل ۵-۳۶: مدار جبران اثر تغییر دما بر I_{CBO} ترانزیستور

1. Thermistor 2. Sensistor

ترمیستور یک عنصر حرارتی است که مقاومت الکتریکی آن با افزایش دما کاهش می‌یابد. به عبارت دیگر این قطعه دارای ضریب حرارتی منفی است. لیکن سنسیستور دارای ضریب حرارتی مثبت است، یعنی مقاومت الکتریکی آن با اضافه شدن دما افزایش می‌یابد. در شکل ۵-۳۷ دو مدار پیشنهادی که در آنها از ترمیستور R_T استفاده گردیده نشان داده شده است.

در مدار شکل ۵-۳۷-الف با ازدیاد دما، R_T کاهش یافته و ولتاژ بیس را تقلیل می‌دهد. این تقلیل به نوبه خود باعث کاهش جریان کلکتور می‌شود.

در مدار شکل ۵-۳۷-ب افزایش دما موجب کم شدن R_T گردیده و در نتیجه جریان بیشتری را به مقاومت R_E هدایت می‌کند. ازدیاد جریان در R_E، ولتاژ نقطه E را افزایش داده و باعث کاهش V_{BE} و در نهایت تقلیل I_C می‌شود.

چنانچه بخواهیم از سنسیستور استفاده کنیم باید آن را به صورت موازی با R_1 یا R_E یا به جای آنها قرار دهیم. (چرا؟)

طراحی مدارهای بایاس در مدارهای مجتمع

مدارهای بایاسی که تا کنون مورد بررسی قرار گرفتند، عمدتاً جهت استفاده در مدارهای غیرمجتمع مناسب هستند. در طراحی مدارهای بایاس مدارهای مجتمع (IC)[1] به علت ملاحظات خاصی استفاده از شیوه‌های یاد شده در این فصل عملی نیست. یکی از مسائل بسیار مهم در طراحی این گونه مدارها صرفه‌جویی در استفاده از سطح تراشه است. زیرا هر قدر عناصر مدار کوچکتر بوده و سطح کمتری را اشغال نمایند نه تنها تعداد عناصر الکترونیکی قابل پیاده‌سازی روی تراشه افزایش می‌یابد، بلکه سرعت و یا فرکانس کار مدار نیز بیشتر می‌شود.



شکل ۵-۳۷: استفاده از ترمیستور برای جبران اثر تغییرات حرارتی I_{CBO}

1. *Integrated Circuit*

از آنجا که ایجاد مقاومتهای بزرگ مستلزم استفاده از سطح زیاد است و همچنین نیاز به ظرفیتهای خازنی بزرگ برای خازنهای کوپلاژ و کنارگذر با فن‌آوری دوقطبی همسویی ندارد؛ در طراحی مدارهای بایاس مدارهای مجتمع از به کارگیری آنها اجتناب می‌شود. در عوض سعی می‌شود با تکیه بر مزایایی که این فن‌آوری در اختیار می‌گذارد، طراحی بر اساس منابع جریان ترانزیستوری صورت پذیرد.

واقعیت این است که ساختن ترانزیستور بر روی IC نه تنها آسان و ارزان است بلکه از این مزیت جالب نیز برخوردار است که پارامترهای ترانزیستورهای مشابه، با دقت بسیار بالایی به هم نزدیک هستند. چنین ترانزیستورهایی می‌توانند تغییرات شرایط محیط از جمله تغییر دما را به طور یکسانی دنبال نموده و به پایداری حرارتی مدار کمک نمایند. بحث بیشتر در مورد طراحی منابع جریان و چگونگی بایاس به کمک آنها را در جلد دوم کتاب پی خواهیم گرفت.

۵-۷ خلاصه

- در تقویت‌کننده‌های خطی، لازم است نقطه کار حتی‌الامکان در وسط خط بار ac انتخاب شود تا برش و اعوجاج در سیگنال خروجی ظاهر نشود.
- در مدار خود بایاس وجود مقاومت امیتر به پایداری حرارتی مدار کمک می‌کند. در این مدار اگر مقاومتهای بایاس بیس (R_1 و R_2) به نحو مناسبی انتخاب شوند ($R_T \ll \beta R_E$)، مدار از پایداری مطلوبی نسبت به تغییرات β نیز برخوردار می‌شود.
- در ترانزیستورهای سیلیکن کاهش ولتاژ V_{BE} با افزایش دما در ناپایداری نقطه کار تأثیر بیشتری دارد، ولی در ترانزیستورهای ژرمانیم افزایش حرارتی I_{CBO} نقش مهمتری در انحراف نقطه کار ایفا می‌کند.
- ضرایب پایداری S_I، S_V، S_β و ... به ترتیب میزان حساسیت جریان کلکتور نقطه کار ترانزیستور نسبت به تغییر پارامترهای I_{CBO}، V_{BE}، β و ... را مشخص می‌نمایند.
- در مدار خود بایاس با فرض $R_T \ll \beta_{min} R_E$، ضرایب S_I و S_V از روابط زیر محاسبه می‌شوند:

$$S_I = 1 + R_T/R_E \qquad S_V = -1/R_E$$

- برای جبران کامل تغییرات حرارتی V_{BE} در ترانزیستور، می‌توان از مدارهای شکلهای ۵-۳۴ یا ۵-۳۵ استفاده نمود.
- جبران تغییرات حرارتی I_{CBO} از طریق استفاده از یک دیود با بایاس معکوس در مدار بیس (شکل ۵-۳۶) یا با به کارگیری ترمیستور یا سنسیستور (شکل ۵-۳۷) عملی است.

۵-۸ مسائل

۱. در مدار شکل م-۱، با فرض $\beta = ۱۰۰$ و $V_{CE}(sat) = ۰/۲V$، مقدار R_C را طوری تعیین نمایید که دامنه نوسان متقارن ولتاژ v_O حداکثر شود.



شکل م-۱

۲. در مدار شکل م-۲، با فرض $\beta R_E \gg R_B$، نقطه کار را به دست آورده، خط بارها را رسم نمایید. حداکثر دامنه نوسان متقارن v_O را مشخص کنید.



شکل م-۲

۳. تقویت‌کننده شکل م-۳ را با فرض $\alpha = ۰/۹۹$ در نظر بگیرید.
الف) R_1 و R_2 را طوری محاسبه کنید که دامنه نوسان متقارن جریان i_O حداکثر شود.
ب) خط بارهای ac و DC را رسم کنید؛ حداکثر دامنه جریان کلکتور چقدر است؟
ج) حداکثر دامنه جریان i_O چقدر می‌تواند باشد؟



شکل م-۳

۴. در مدار شکل م-۴ با فرض $V_{EC}(sat) = ۰/۲V$، $V_{EB} = ۰/۷V$ و $۵۰ < \beta < ۱۰۰$،
الف) معادله خط بارهای DC و ac را به دست آورید.
ب) مقادیر مقاومتهای R_E، R_1 و R_2 را طوری تعیین کنید که نقطه کار نسبت به تغییرات β پایدار بوده و v_O بتواند در سیکل مثبت تا ۸ ولت و در سیکل منفی تا ۴ ولت نوسان بدون اعوجاج داشته باشد.



شکل م-۴

۵. در تقویت‌کننده شکل م-۵ با فرض $\beta = ۱۰۰$ و $V_{BE} = ۰/۷V$، مختصات نقطه کار و حداکثر دامنه نوسان متقارن v_O را به دست آورید.



شکل م-۵

۶. در مدار شکل م-۶، با فرض $\beta = ۴۰۰$ و $V_{CE}(sat) \cong ۰/۲V$، مختصات نقطه کار ترانزیستور را به دست آورید. حداکثر دامنه نوسان متقارن جریان کلکتور چقدر است؟



شکل م-۶

۷. در مدار شکل م-۷ حداکثر دامنه ولتاژ ورودی v_s برای هر یک از حالتهای زیر با فرض $V_{BE} = ۰/۷V$، $V_{CE}(sat) = ۰/۲V$ و $\beta = \infty$ چقدر می‌تواند باشد؟

الف) در سیکل منفی ولتاژ خروجی برش ایجاد شود.

ب) در سیکل مثبت ولتاژ خروجی برش ایجاد شود.



شکل م-۷

۸. در مدار بیس مشترک شکل م-۸ با شرط پایداری نقطه کار نسبت به تغییرات β و اینکه نقطه کار وسط خط بار ac قرار داشته باشد، نشان دهید

$$\frac{R_C}{R_E} = \frac{V_T}{۲(۹/۳ - V_T)}$$



شکل م-۸

۹. برای تقویت‌کننده شکل م-۹، با فرض $V_{BE} = ۰/۷V$ و $V_{CE}(sat) = ۰/۲V$ حداکثر ولتاژ مثبت و منفی خروجی چقدر است؟



شکل م-۹

۱۰. در شکل م-۱۰، برای ترانزیستور $۴۰ < \beta < ۶۰$ و $V_{BE} = ۰/۷V$ است. R_C و R_E را طوری تعیین کنید که نقطه کار از پایداری مطلوبی نسبت به تغییرات β برخوردار بوده و ضمناً دامنه نوسان متقارن خروجی حداکثر شود. حداکثر دامنه نوسان خروجی چقدر است؟



شکل م-۱۰

۱۱. در مدار شکل م-۱۱، با فرض $V_{BE} = ۰/۷V$ و $۵۰ < \beta < ۲۰۰$، تغییرات جریان کلکتور نقطه کار را محاسبه کنید.



شکل م-۱۱

۱۲. در تقویت‌کننده شکل م-۱۲ می‌خواهیم تقویت‌کننده را طوری طراحی نماییم که دامنه نوسان متقارن جریان کلکتور حداکثر باشد. اگر برای ترانزیستور به‌کار رفته β بین ۵۰ تا ۱۵۰ تغییر کند و $V_{BE} = ۰/۷V$ باشد، V_{BB} و R_E را محاسبه نمایید. حداکثر دامنه نوسان i_C را به دست آورید.



شکل م-۱۲

۱۳. در مدار شکل م-۱۳

الف) ضرایب پایداری جریان نقطه کار را نسبت به تغییرات V_{BE} و I_{CBO} به دست آورید.

ب) با فرض $R_E = ۰$، حساسیت نقطه کار نسبت به تغییرات دو عامل فوق چگونه است؟ چرا؟



شکل م-۱۳

۱۴. ضرایب پایداری S_I، S_V و S_β را برای سه مدار شکل م-۱۴ به دست آورده و با هم مقایسه نمایید.



شکل م-۱۴

۱۵. در مدار شکل م-۱۵ ترانزیستورها مشابه و دیودها از نظر تغییرات حرارتی مشابه پیوندهای بیس ـ امیتر ترانزیستورها هستند. آیا می‌توان R_1 را طوری تعیین کرد که تغییرات حرارتی I_E صفر شود؟ (محاسبه کنید.) اگر $\beta_1 = \beta_2 > 50$ باشد، R_E را طوری تعیین کنید که نقطه کار پایداری مطلوبی نسبت به تغییرات β داشته باشد ($V_D = V_{BE} = 0/7\,V$).



شکل م-۱۵

۱۶. در مدار شکل م-۱۶، با فرض $\beta > 50$، $25^\circ C < T < 75^\circ C$، $V_{CC} = 6 \pm 0/2\,V$، $I_{CBO} = 0/01\,\mu A$ در $25^\circ C$ و $V_{BE} = 0/7\,V$، جریان کلکتور، ضرایب پایداری و تغییرات جریان کلکتور را در بدترین حالت محاسبه کنید.



شکل م-۱۶

۱۷. در مدار شکل م-۱۷، R_B را طوری محاسبه کنید که $I_{CQ} \cong 10\,mA$ شود. ضرایب پایداری S_I، S_V و S_β را به دست آورید. تغییرات نقطه کار را با فرض $I_{CBO} = 1\,\mu A$ (در دمای $25^\circ C$)

برای $\beta > 200 > 50$ و $25^\circ C < T < 100^\circ C$ محاسبه نمایید.



شکل م-۱۷

۱۸. اگر در مدار شکل م-۱۷ مقاومت R_E را به امیتر اضافه کنیم. نشان دهید جریان کلکتور نقطه کار از رابطه زیر به دست می‌آید:

$$I_{CQ} = \frac{\beta(R_E + R_B + R_C)I_{CBO} + \beta(V_{CC} - V_{BE})}{R_B + (\beta + 1)(R_E + R_C)}$$

همچنین S_I، S_V و S_β مدار را محاسبه نمایید.

۱۹. در تقویت‌کننده مدار شکل م-۱۹، ترانزیستورهای Q_1 و Q_2 مشابه و از جنس سیلیکن می‌باشند. برای این ترانزیستورها در دمای $25^\circ C$، $I_{CBO} = 0/1\,\mu A$ و $V_{BE} = 0/7\,V$ است. با فرض $\beta = 20$، تغییرات ولتاژ V_C را وقتی دما از $25^\circ C$ تا $100^\circ C$ تغییر نماید محاسبه کنید.



شکل م-۱۹

۲۰. مدارهای شکل م-۲۰ در دمای $25^\circ C$ تا $90^\circ C$ کار می‌کنند. در مدار شکل م-۲۰-ب ترانزیستور Q_2 به منظور جبران تغییرات حرارتی V_{BE} قرار داده شده است. با فرض $\beta = 200$ و $I_{CBO} = 0$

الف) تغییرات جریان نقطه کار را برای هر دو مدار به دست آورید.

ب) برای مدار شکل (ب)، V_{BB} را محاسبه کنید.



(ب) با مدار جبران کننده (الف) بدون مدار جبران کننده

شکل م-۲۰

۲۱. مدار شکل م-۲۱ را در نظر بگیرید.

الف) چه رابطه‌ای بین مقاومتهای R_1، R_2 و R_3 برقرار باشد تا تغییرات V_{BE} در اثر تغییر دما به طور کامل جبران شود؟

ب) اگر $R_C = 1\ K\Omega$، $R_E = 100\ \Omega$، $V_{CC} = 10V$، $V_D = V_{BE} = 0.7\ V$ و $\beta = 200$ باشد، مقادیر R_1، R_2 و R_3 را چنان تعیین کنید که دامنه نوسان در خروجی حداکثر شود.



شکل م-۲۱

۲۲. در مدار شکل م-۲۲، با فرض $V_D = V_{BE} = 0.7\ V$ و $200 \geq \beta \geq 100$،

الف) تحت چه شرایطی مدار از پایداری خوبی نسبت به تغییرات β برخوردار بوده و اثرات حرارتی کاملاً جبران می‌شود؟ (اثبات کنید.)

ب) مقادیر R_B، R_D و V_{BB} را طوری تعیین کنید که ضمن محقق شدن شرایط بند (الف)، نقطه کار ترانزیستور در وسط خط بار ac آن قرار گیرد.



شکل م-۲۲

۲۳. در مدار شکل م-۲۳ ترانزیستورها مشابه و دارای β بسیار بزرگ هستند. به منظور افزایش سهم مقاومت بار از منبع تغذیه، R_2 را تا حد نصف R_1 کاهش می‌دهیم. مقاومتهای R_3 و R_4 را طوری محاسبه نمایید که وابستگی I_O به تغییرات $V_{BE} = V_{BE_1} = V_{BE_2}$ حداقل شود. ترتیبی دهید که جریان R_4، ۰٫۱ جریانهای ترانزیستورهای Q_1 و Q_2 باشد و $I_O = 10\ mA$ شود.



شکل م-۲۳

۲۴. در مدار دارلینگتون شکل م-۲۴، β معادل برای زوج ترانزیستورها را ۲۵۰۰ در نظر بگیرید.

الف) معادل تونن مدار بایاس بیس از دید نقطه B را به دست آورید.

ب) در مدار حاصل جریان I_E را به دست آورید.

ج) آیا می‌توان مقادیر مقاومتهای R_1 و R_2 را طوری تعیین نمود که تغییرات حرارتی نقطه کار کاملاً جبران شود؟ (از تغییرات I_{CBO} و β صرف‌نظر می‌شود.) در صورتی که جواب منفی است، در مدار جبران کننده اصلاح لازم را به عمل آورده و شرایط لازم برای پایداری I_E را بیان کنید.

د) در مدار اصلاح شده با فرض $R = 200\ K\Omega$ و $R_E = 1\ K\Omega$، مقادیر R_1 و R_2 را طوری تعیین کنید که مدار از پایداری خوبی نسبت به تغییرات β نیز برخوردار باشد.



شکل م-۲۴

۲۵. در مدار شکل م-۲۵ با فرض $I_{CBO} = 0$

الف) I_E را برحسب سایر مقادیر مدار به دست آورید.

ب) با فرض تشابه کامل تغییرات حرارتی ولتاژ پیوند در ترانزیستورها و دیودها، شرط لازم برای صفر شدن $\Delta I_E/\Delta T$ را تعیین کنید.



شکل م-۲۵

۲۶. در مدار شکل ۵-۳۵، نشان دهید که با شرط $\frac{\partial V_{BE}}{\partial T} = \frac{\partial V_D}{\partial T}$ تغییرات حرارتی I_E برابر صفر خواهد بود.

۶

تقویت‌کننده‌های ترانزیستوری در فرکانسهای پایین

آنچه تاکنون در مورد تقویت‌کننده‌های ترانزیستوری آموخته‌ایم، عمدتاً به انجام محاسبات *DC* تقویت‌کننده و انتخاب نقطه کار مناسب برای ترانزیستور محدود می‌شود. در حقیقت کار طراحی یک تقویت‌کننده، بدون در نظر گرفتن ملاحظات مربوط به سیگنال، نمی‌تواند پایان یافته تلقی شود. در فصل گذشته سیگنال بزرگ و سیگنال کوچک را تعریف نموده و گفتیم که در مواردی که سیگنال ورودی یک تقویت‌کننده سیگنال بزرگ باشد، برای به دست آوردن شکل موج خروجی معمولاً از روش ترسیمی استفاده می‌شود. در این روش همان گونه که در شکل ۵-۱۱ مشاهده کردیم، شکل موج جریان و ولتاژ خروجی ترانزیستور با استفاده از خط بار *ac* و شکل موج سیگنال ورودی به دست می‌آید.

در مواردی که دامنه سیگنال آنقدر کوچک باشد که بتوان در محدوده تغییرات سیگنال، مشخصه‌ها را خطی فرض کرد، استفاده از روش ترسیمی نه تنها ضرورت ندارد بلکه غالباً غیرعملی است. این نوع سیگنالها را سیگنال کوچک گویند و برای آنها می‌توان ترانزیستور را با یک مدل خطی مناسب جایگزین نموده و سپس پاسخ تقویت‌کننده را از طریق محاسبه به دست آورد.

در این فصل ویژگیهای سیگنال کوچک تقویت‌کننده‌ها را با استفاده از دو مدل هیبرید h و π مورد مطالعه قرار می‌دهیم. همچنین با روش طراحی تقویت‌کننده‌های امیتر مشترک، بیس مشترک و کلکتور مشترک آشناشده، مزایاومعایب هر یک را مورد بررسی قرار می‌دهیم. با شناختی که از این تقویت‌کننده‌ها پیدا می‌کنیم در بخش ۶-۸ این فصل به معرفی و بررسی تقویت‌کننده‌های چندطبقه می‌پردازیم.

۶-۱ دو قطبی خطی و پارامترهای مهم آن

در شکل ۶-۱ یک شبکه دوقطبی نشان داده شده است. این شبکه ممکن است یک قطعه یا یک مدار الکترونیکی یا الکتریکی باشد. با استفاده از یک شبکه دوقطبی می‌توان ارتباط سیگنالهای ورودی و خروجی یک قطعه یا مدار معین را در قالبهای مشخصی بیان نمود. این کار امکان ارائه یک مدل مناسب برای آن قطعه یا مدار را فراهم می‌سازد. به طور کلی از چهار متغیر یک دوقطبی (v_1، v_2، i_1 و i_2) می‌توان دو تا را به عنوان متغیرهای مستقل انتخاب نموده و دو متغیر دیگر را برحسب آنها بیان نمود. مثلاً اگر شبکه دوقطبی توسط دو منبع ولتاژ v_1 و v_2 تحریک شده و i_1 و i_2 به عنوان پاسخهای شبکه در نظر گرفته شوند، متغیرهای مستقل v_1 و v_2 خواهند بود. برحسب اینکه کدام متغیرها به عنوان متغیر مستقل در نظر گرفته شوند پارامترهای مختلفی برای شبکه دوقطبی تعریف می‌شوند. در ادامه به معرفی پارامترهای z، y و h خواهیم پرداخت.

پارامترهای z (امپدانس)

چنانچه یک شبکه دوقطبی خطی توسط دو منبع جریان i_1 و i_2 تحریک شده و ولتاژهای v_1 و v_2 به عنوان پاسخهای شبکه انتخاب شوند، معادلات شبکه به صورت زیر خواهند بود:

$$v_1 = z_{11} i_1 + i_2 z_{12} \qquad (۱-۶)$$

$$v_2 = z_{21} i_1 + i_2 z_{22} \qquad (۲-۶)$$

در روابط اخیر پارامترهای z_{11}، z_{12}، z_{21} و z_{22} از جنس امپدانس بوده و با اندازه‌گیری آنها شبکه دوقطبی از نظر ارتباط قطبهای ورودی و خروجی آن کاملاً مشخص می‌شود.



شکل ۶-۱: نمایش یک شبکه دوقطبی

پارامترهای y (ادمیتانس)

در صورتی که v_1 و v_2 به عنوان متغیرهای مستقل در نظر گرفته شوند، برای دوقطبی خطی می‌توان معادلات شبکه را می‌توان به صورت زیر نوشت:

$$i_1 = y_{11} v_1 + y_{12} v_2 \qquad (۳-۶)$$

$$i_2 = y_{21} v_1 + y_{22} v_2 \qquad (۴-۶)$$

پارامترهای y در روابط مذکور از جنس ادمیتانس هستند.

پارامترهای h

اگر متغیرهای مستقل یک شبکه دوقطبی خطی را i_1 و v_2 در نظر بگیریم، در این صورت متغیرهای v_1 و i_2 برحسب دو متغیر مستقل فوق به صورت زیر بیان می‌شوند:

$$v_1 = h_{11} i_1 + h_{12} v_2 \qquad (۵-۶)$$

$$i_2 = h_{21} i_1 + h_{22} v_2 \qquad (۶-۶)$$

همان‌طور که ملاحظه می‌شود پارامترهای h در روابط فوق همگی دارای یک کمیت واحد نبوده و ممکن است مقاومت، هدایت یا عدد باشند. به همین دلیل آنها را پارامترهای هیبرید[1] می‌نامند.

۶-۲ مدل هیبرید h ترانزیستور

همان گونه که در فصل چهارم گفته شد از آنجا که ترانزیستور یک قطعه سه سر است و از نقطه نظر سیگنال همواره یکی از سرهای آن بین ورودی و خروجی مدار مشترک است می‌توان آن را به صورت یک دوقطبی تصور نمود (شکل ۶-۲).

حال باید دید از میان پارامترهای z، y و h کدامیک برای مدلسازی سیگنال کوچک ترانزیستور کارآیی بیشتری خواهند داشت. به عبارت دیگر باید آن دسته از پارامترها را که اندازه‌گیری آنها به کمک مشخصه‌های ترانزیستور آسانتر باشد انتخاب نمود. یادآوری می‌کنیم که مشخصه ورودی



شکل ۶-۲: ترانزیستور به عنوان یک دوقطبی

1. *Hybrid*

ترانزیستور به صورت $i_1(v_1, v_2)$ یا به عبارت دیگر $v_1(i_1, v_2)$ بوده و مشخصه خروجی آن به صورت $i_2(i_1, v_2)$ است. بنابراین در این مشخصه‌ها متغیرهای مستقل، i_1 و v_2 یعنی همان متغیرهای مستقل در مدل پارامترهای h می‌باشند. به علت همین تطابق متغیرها در ترانزیستور، کار کردن با پارامترهای h آسانتر بوده و مدل هیبرید به عنوان متداولترین مدل سیگنال کوچک ترانزیستور در فرکانسهای پایین به‌کار می‌رود.

با در نظر گرفتن روابط ۶-۵ و ۶-۶ می‌توان تعاریف زیر را برای پارامترهای h بیان نمود:

مقاومت ورودی در حالتی که خروجی اتصال کوتاه باشد.
$$h_{11} = \frac{v_1}{i_1}\Big|_{v_2=0}$$

بهره ولتاژ معکوس در حالتی که ورودی مدار باز باشد.
$$h_{12} = \frac{v_1}{v_2}\Big|_{i_1=0}$$

بهره جریان مستقیم وقتی که خروجی اتصال کوتاه باشد.
$$h_{21} = \frac{i_2}{i_1}\Big|_{v_2=0}$$

هدایت خروجی در حالتی که ورودی مدار باز باشد.
$$h_{22} = \frac{i_2}{v_2}\Big|_{i_1=0}$$

با توجه به تعاریف فوق، برای پارامترهای h اندیسهای زیر نیز به کار می‌رود:

ورودی	$h_i = h_{11}$	انتقال معکوس	$h_r = h_{12}$
انتقال مستقیم	$h_f = h_{21}$	خروجی	$h_o = h_{22}$

به اندیسهای فوق اندیس دومی هم جهت مشخص نمودن نوع ترکیب مدار اضافه می‌شود. مثلاً h_{ie}، h_{fe} و ... برای مدار امیتر مشترک؛ h_{ic}، h_{fc} و ... برای مدار کلکتور مشترک؛ h_{ib}، h_{fb} و ... برای مدار بیس مشترک به‌کار می‌روند.

در مداری که دوقطبی شامل قطعه‌های غیرمقاومتی باشد، پارامترهای h ممکن است اعداد مختلط و تابع فرکانس باشند. در این حالت به جای جریان و ولتاژ لحظه‌ای سرهای دوقطبی در معادلات مربوط، باید از فازورهای کمیتهای فوق استفاده نمود.

با به‌کارگیری پارامترهای h بر اساس روابط ۶-۵ و ۶-۶ می‌توان مدار شکل ۶-۳ را به عنوان یک مدل خطی دوقطبی برای ترانزیستور در فرکانسهای پایین در نظر گرفت. این مدل به **مدل هیبرید** معروف است و تنها برای تجزیه و تحلیل سیگنالهای کوچک به‌کار می‌رود. در جدول ۶-۱ مدل هیبرید ترانزیستور برای ترکیبهای مختلف امیتر مشترک، کلکتور مشترک و بیس مشترک نمایش داده شده است. لازم به تذکر است که مدل سیگنال کوچک فوق بستگی به نوع ترانزیستور (*NPN* و *PNP*) ندارد.



شکل ۶-۳: مدل هیبرید ترانزیستور در فرکانسهای پایین

روش تعیین پارامترهای h

برای به دست آوردن پارامترهای h یک ترانزیستور می‌توان از مشخصه‌های ورودی و خروجی آن کمک گرفت. فرض کنید بخواهیم پارامترهای h ترانزیستور در ترکیب امیتر مشترک را تعیین کنیم. در این ترکیب سیگنال ورودی به بیس داده شده و سیگنال خروجی از کلکتور گرفته می‌شود و امیتر سر مشترک بین ورودی و خروجی و به عبارت دیگر سر زمین شده است. به خاطر بیاورید که مشخصه‌های ورودی و خروجی ترانزیستور در این حالت را می‌توان با روابط زیر نمایش داد:

جدول ۶-۱: نمایش مدل هیبرید برای ترکیبهای مختلف ترانزیستور در مدار

معادلات سیگنال کوچک	مدل هیبرید
CE $v_{be} = h_{ie} i_b + h_{re} v_{ce}$ $i_c = h_{fe} i_b + h_{oe} v_{ce}$	
CC $v_{bc} = h_{ic} i_b + h_{rc} v_{ec}$ $i_e = h_{fc} i_b + h_{oc} v_{ec}$	
CB $v_{eb} = h_{ib} i_e + h_{rb} v_{cb}$ $i_c = h_{fb} i_e + h_{ob} v_{cb}$	

$$v_B = f_1(i_B, v_C) \tag{۶-۷}$$

$$i_C = f_2(i_B, v_C) \tag{۶-۸}$$

در روابط مذکور با توجه به اینکه امیتر ترانزیستور زمین شده است ولتاژهای v_B و v_C همان v_{BE} و v_{CE} هستند. این روابط را می‌توان در اطراف نقطه کار (Q) ترانزیستور با استفاده از سری تیلور بسط داد. چنانچه در بسط این روابط از جملات مرتبه دوم و بالاتر صرف‌نظر کنیم، خواهیم داشت

$$\Delta v_B = \left.\frac{\partial f_1}{\partial i_B}\right|_{V_{CQ}} \Delta i_B + \left.\frac{\partial f_1}{\partial v_C}\right|_{I_{BQ}} \Delta v_C \tag{۶-۹}$$

$$\Delta i_C = \left.\frac{\partial f_2}{\partial i_B}\right|_{V_{CQ}} \Delta i_B + \left.\frac{\partial f_2}{\partial v_C}\right|_{I_{BQ}} \Delta v_C \tag{۶-۱۰}$$

اما Δv_B و Δi_C تغییرات v_{BE} و i_C در اطراف نقطه کار و در حقیقت همان مقادیر سیگنال می‌باشند. بنابراین با مقایسه معادلات فوق با معادلات سیگنال کوچک مربوط به حالت امیتر مشترک در جدول ۶-۱، پارامترهای هیبرید امیتر مشترک را می‌توان به صورت زیر تعریف نمود:

$$h_{ie} = \left.\frac{\partial f_1}{\partial i_B}\right|_{V_{CQ}} = \left.\frac{\partial v_B}{\partial i_B}\right|_{V_{CQ}} \tag{۶-۱۱}$$

$$h_{re} = \left.\frac{\partial f_1}{\partial v_C}\right|_{I_{BQ}} = \left.\frac{\partial v_B}{\partial v_C}\right|_{I_{BQ}} \tag{۶-۱۲}$$

$$h_{fe} = \left.\frac{\partial f_2}{\partial i_B}\right|_{V_{CQ}} = \left.\frac{\partial i_C}{\partial i_B}\right|_{V_{CQ}} \tag{۶-۱۳}$$

$$h_{oe} = \left.\frac{\partial f_2}{\partial v_C}\right|_{I_{BQ}} = \left.\frac{\partial i_C}{\partial v_C}\right|_{I_{BQ}} \tag{۶-۱۴}$$

مشتقات جزیی فوق را می‌توان با نسبت تغییرات متغیرها در اطراف نقطه کار تقریب زد. در این صورت با توجه به مشخصه شکل ۶-۴، h_{ie} برابر عکس شیب منحنی مشخصه ورودی مربوط به v_{CEQ} در نقطه Q خواهد بود. همچنین برای h_{re} با توجه به شکل ۶-۴ می‌توان نوشت

$$h_{re} \cong \left.\frac{\Delta v_{BE}}{\Delta v_{CE}}\right|_{I_{BQ}} = \left.\frac{v_{BE_2} - v_{BE_1}}{v_{CE_2} - v_{CE_1}}\right|_{I_{BQ}}$$

پارامتر h_{fe} نیز با توجه به تعریف آن از روی شکل ۶-۵ به صورت زیر به دست می‌آید:

$$h_{fe} \cong \left.\frac{\Delta i_C}{\Delta i_B}\right|_{V_{CEQ}} = \left.\frac{i_{C_2} - i_{C_1}}{i_{B_2} - i_{B_1}}\right|_{V_{CEQ}}$$



شکل ۶-۴: مشخصه ورودی مدار امیتر مشترک

معمولاً مقدار پارامتر h_{fe} با مقدار بهره جریان DC ترانزیستور یعنی β یا h_{FE} تقریباً برابر است.

تابع f_2 همان مشخصه خروجی ترانزیستور است. بنابراین در شکل ۶-۵، شیب منحنی مشخصه خروجی در نقطه Q همان پارامتر h_{oe} است.

تغییرات پارامترهای h

به دلیل غیرخطی بودن منحنی‌های مشخصه ورودی ترانزیستور و همچنین به علت افزایش شیب منحنی‌های مشخصه خروجی در جریانهای کلکتور بزرگتر و نیز نامساوی بودن فاصله این منحنی‌ها، مقادیر پارامترهای h ترانزیستور که با استفاده از این مشخصه‌ها تعیین می‌شوند ثابت نبوده، بلکه تابع نقطه کار است. ضمناً مقادیر پارامترهای h ترانزیستور به دما نیز وابسته‌اند. معمولاً کارخانه سازنده ترانزیستور مقدار این پارامترها را در دمای $25^\circ C$ و جریان کلکتور معین



شکل ۶-۵: مشخصه خروجی مدار امیتر مشترک

اعلام می‌کند. برای به دست آوردن مقدار این پارامترها در دماهای دیگر و یا سایر مقادیر جریان کلکتور، باید از منحنی‌های تغییرات این پارامترها که توسط کارخانه سازنده در کتابهای اطلاعات ترانزیستور داده می‌شود استفاده نمود. در شکل ۶-۶ یک نمونه از منحنی‌های تغییرات پارامترهای مدار امیتر مشترک برحسب تغییرات دمای محل پیوند نمایش داده شده است. این منحنی‌ها برای یک جریان کلکتور مشخص ($I_C = ۱\ mA$) رسم شده‌اند.

شکل ۶-۷ منحنی‌های تغییرات پارامترهای h برحسب تغییرات جریان کلکتور در دمای $۲۵\ ^\circ C$ را برای یک ترانزیستور نمونه نشان می‌دهد. همان‌طور که ملاحظه می‌شود مقادیر پارامترها در شکلهای ۶-۶ و ۶-۷ بهنجار شده‌اند و برای به دست آوردن مقادیر واقعی باید اعداد قرائت شده از این شکلها را در مقدار داده شده برای هر پارامتر در دمای $۲۵\ ^\circ C$ و $I_C = ۱\ mA$ ضرب نمود.



شکل ۶-۶: تغییرات پارامترهای h با تغییر دما برای یک ترانزیستور نمونه



شکل ۶-۷: منحنی‌های تغییرات پارامترهای h برحسب تغییرات جریان کلکتور نقطه کار برای یک ترانزیستور نمونه

با کمی دقت به تعریف ارائه شده برای پارامتر h_{ie}، روشن می‌شود که این مقاومت در واقع همان مقاومت دینامیکی دیود بیس ـ امیتر ترانزیستور است. بنابراین همانند رابطه‌ای که برای مقاومت دینامیکی دیود داشتیم، مقدار پارامتر h_{ie} را نیز می‌توان از رابطه زیر به دست آورد:

$$h_{ie} = \frac{V_T}{I_{BQ}} \cong \frac{\beta V_T}{I_{EQ}} \cong \frac{h_{fe} V_T}{I_{EQ}} \qquad (۶-۱۵)$$

در رابطه فوق I_{EQ} جریان امیتر نقطه کار ترانزیستور است.

در جدول ۶-۲ مقدار پارامترهای h برای یک ترانزیستور نمونه در سه ترکیب مختلف امیتر مشترک، کلکتور مشترک و بیس مشترک ارائه شده است.

جدول ۶-۲: مقادیر پارامترهای h برای یک ترانزیستور نمونه $(I_{EQ} = ۱٫۳ mA)$

پارامتر	CE	CC	CB
h_i	۱۱۰۰ Ω	۱۱۰۰ Ω	۲۱٫۶ Ω
h_r	$۲٫۵\times۱۰^{-۴}$	≅ ۱	$۲٫۵\times۱۰^{-۴}$
h_f	۵۰	−۵۱	−۰٫۹۸
h_o	$۲۵\times۱۰^{-۶}\ \Omega^{-۱}$	$۲۵\times۱۰^{-۶}\ \Omega^{-۱}$	$۰٫۴۹\times۱۰^{-۶}\ \Omega^{-۱}$
$h_o^{-۱}$	۴۰ KΩ	۴۰ KΩ	۲٫۰۴ MΩ

۶-۳ تقویت‌کننده امیتر مشترک

منظور از تجزیه و تحلیل سیگنال کوچک یک تقویت‌کننده، تعیین مشخصات مهم آن از قبیل بهره ولتاژ (A_V)، بهره جریان (A_I)، مقاومت ورودی (R_i) و مقاومت خروجی (R_o) است. برای محاسبه این کمیتها ابتدا مدار معادل ac تقویت‌کننده را به دست آورده و سپس ترانزیستور یا ترانزیستورهای موجود در آن را با مدل سیگنال کوچک مناسب جایگزین می‌نماییم.

در شکل ۶-۸ یک مدار تقویت‌کننده امیتر مشترک نشان داده شده است. از این پس با توجه به سینوسی بودن سیگنال ورودی به جای مقادیر لحظه‌ای کمیتها، فازورهای آنها به کار رفته است. مدار معادل ac این تقویت‌کننده در شکل ۶-۹ نمایش داده شده است.در این شکل مقاومت R_B معادل ترکیب موازی $R_۱$ و $R_۲$ است.

استفاده از مدل تقریبی هیبرید h

با دقت در اعداد جدول ۶-۲ ملاحظه می‌کنیم که h_{re} بسیار کوچک بوده و مقاومت $h_{oe}^{-۱}$ نیز در مقایسه با مقادیر معمول R_C که با آن موازی می‌شود بسیار بزرگ است. بنابراین می‌توان مدل



شکل ۶-۸: مدار یک تقویت‌کننده امیتر مشترک

هیبرید ترانزیستور در حالت امیتر مشترک را با صرف‌نظر از جملات $h_{re}V_{ce}$ و h_{oe}^{-1} به صورت شکل ۶-۱۰ ساده نمود. مدل مذکور را **مدل تقریبی هیبرید** می‌نامند. برای بسیاری از کاربردها استفاده از مدل تقریبی کفایت می‌کند و نیازی به مدل دقیق هیبرید ترانزیستور نیست.

برای **محاسبه** مشخصات تقویت‌کننده امیتر مشترک شکل ۶-۸، در مدار معادل شکل ۶-۹ به جای ترانزیستور مدل تقریبی هیبرید آن را جایگزین نموده (شکل ۶-۱۱) و از روشهای متداول تجزیه و تحلیل مدارهای خطی استفاده می‌کنیم.

محاسبه R_i: مقاومت ورودی تقویت‌کننده، نسبت ولتاژ ورودی به جریان ورودی تقویت‌کننده است.

$$R_i = \frac{V_i}{I_i} \qquad (۶-۱۶)$$

در مدار شکل ۶-۱۱ داریم

$$V_i = I_i \,(R_B \parallel h_{ie})$$



شکل ۶-۹: مدار معادل *ac* تقویت‌کننده شکل ۶-۸



شکل ۶-۱۰: مدل تقریبی هیبرید ترانزیستور در حالت امیتر مشترک

براین مقاومت ورودی به صورت زیر محاسبه می‌شود:

$$R_i = \frac{V_i}{I_i} = R_B \parallel h_{ie} = \frac{R_B h_{ie}}{R_B + h_{ie}} \qquad (۶-۱۷$$

صورتی که $R_B \gg h_{ie}$ باشد، خواهیم داشت

$$R_i \cong h_{ie} \qquad (۶-۱۸$$

محاسبه A_I: برای یک تقویت‌کننده، بهره جریان به صورت نسبت جریان خروجی به جریان ودی تعریف می‌شود.

$$A_I = \frac{I_o}{I_i} = \frac{-I_c}{I_i} = \frac{-I_c}{I_b}\frac{I_b}{I_i} \qquad (۶-۱۹$$

نسبت I_c/I_b برابر h_{fe} است و نسبت I_b/I_i با تقسیم جریان در گره B به دست می‌آید.

$$\frac{I_b}{I_i} = \frac{R_B}{R_B + h_{ie}} \qquad (۶-۲۰$$

راین

$$A_I = \frac{-h_{fe}R_B}{R_B + h_{ie}} \qquad (۶-۲۱$$



شکل ۶-۱۱: مدار معادل سیگنال کوچک تقویت‌کننده شکل ۶-۸ با استفاده از مدل تقریبی هیبرید

چنانچه $R_B \gg h_{ie}$ باشد، بهره جریان برابر $-h_{fe}$ خواهد بود. علامت منفی برای بهره جریان بدین معنی است که شکل موج جریان خروجی و جریان ورودی با هم به اندازه 180° اختلاف فاز دارند.

محاسبه A_V: بهره ولتاژ، نسبت ولتاژ خروجی V_o به ولتاژ ورودی V_i است.

$$A_V = \frac{V_o}{V_i} = \frac{R_C}{R_i}\frac{I_o}{I_i} = \frac{R_C}{R_i}A_I \qquad (۲۲-۶)$$

رابطه ۶-۲۲ یک عبارت کلی برای بیان بهره ولتاژ برحسب بهره جریان و مقاومت ورودی است و مستقل از وضعیت قرار گرفتن ترانزیستور و مدل به‌کار رفته برای آن صحیح است. برای مدار امیتر مشترک رابطه ۶-۲۲ به صورت رابطه ۶-۲۳ درمی‌آید.

$$A_V = \frac{-h_{fe}R_C}{h_{ie}} \qquad (۲۳-۶)$$

در صورتی که مقاومت R_S منبع سیگنال را نیز به حساب آوریم، بهره ولتاژ را با A_{V_s} نمایش می‌دهیم که برای آن می‌توان نوشت

$$A_{V_s} = \frac{V_o}{V_s} = \frac{V_o}{V_i}\frac{V_i}{V_s} = A_V\frac{V_i}{V_s} \qquad (۲۴-۶)$$

از مدار معادل شکل ۶-۱۱ نسبت V_i/V_s به دست می‌آید.

$$\frac{V_i}{V_s} = \frac{R_i}{R_i + R_S} \qquad (۲۵-۶)$$

بنابراین

$$A_{V_s} = \frac{A_V R_i}{R_i + R_S} = \frac{A_I R_C}{R_i + R_S} \qquad (۲۶-۶)$$

بهره ولتاژ A_{V_s} از A_V معنی‌دارتر است، زیرا معمولاً تأثیر مقاومت داخلی منبع سیگنال (R_S) در بهره ولتاژ تقویت‌کننده قابل ملاحظه است.

محاسبه R_o: بنا به تعریف، مقاومت خروجی R_o با اتصال کوتاه نمودن منبع سیگنال، مدار باز کردن مقاومت بار و وصل نمودن یک منبع ولتاژ فرضی $V_۲$ به خروجی به دست می‌آید. اگر جریانی که از منبع ولتاژ فرضی $V_۲$ کشیده می‌شود برابر $I_۲$ باشد، مقاومت خروجی به صورت زیر تعریف می‌شود:

$$R_o = \frac{V_۲}{I_۲} \qquad (۲۷-۶)$$

با اتصال کوتاه شدن V_s در مدار شکل ۶-۱۱ جریان I_b صفر می‌شود. بنابراین $I_۲ = I_c = h_{fe}I_b = ۰$

خواهد شد و در نتیجه داریم

$$R_o = \frac{V_۲}{۰} = \infty$$

یعنی مقاومت خروجی تقویت‌کننده امیتر مشترک با استفاده از مدل تقریبی هیبرید برابر بی‌نهایت است. در صورتی که مقاومت خروجی از پشت R_C را با R'_o نشان دهیم، مقدار R'_o برابر است با

$$R'_o = R_o \| R_C = R_C \qquad (۲۸-۶)$$

استفاده از مدل دقیق هیبرید h

در تقویت‌کننده امیتر مشترک در موارد نادری ممکن است استفاده از مدل تقریبی هیبرید برای ترانزیستور دقت لازم را به همراه نداشته باشد. در این موارد معمولاً مقاومت بار بزرگ بوده و صرف‌نظر از h_{oe}^{-1} در مقابل آن قابل قبول نیست. کمتر حالتی وجود دارد که در آن جمله $h_{re}V_{ce}$ قابل اغماض نباشد؛ زیرا چنانچه حتی تقویت‌کننده بهره ولتاژی برابر چند صد واحد نیز داشته باشد، یعنی V_{ce} چند صد برابر V_{be} باشد، باز هم جمله $h_{re}V_{ce}$ با توجه به مقادیر معمولی h_{re} (جدول ۶-۲)، در مقابل V_{be} قابل صرف‌نظر خواهد بود. با این وجود، برای آشنایی خواننده با روش محاسبه با مدل دقیق هیبرید، مدار شکل ۶-۹ را با مدل دقیق جایگزین نموده (شکل ۶-۱۲) و مشخصات تقویت‌کننده را به دست می‌آوریم.

محاسبه A_V: بنا به تعریف، بهره ولتاژ از رابطه $A_V = V_o/V_i$ به دست می‌آید. با توجه به اینکه جریان منبع وابسته $h_{fe}I_b$ از مقاومت $R_P = R_C \| h_{oe}^{-1}$ می‌گذرد می‌توان نوشت

$$V_o = -h_{fe}I_bR_P = -h_{fe}I_b(R_C \| h_{oe}^{-1}) \qquad (۲۹-۶)$$

و نیز

$$\propto \quad V_i = h_{ie}I_b + h_{re}V_{ce} \qquad (۳۰-۶)$$



شکل ۶-۱۲: مدار معادل سیگنال کوچک تقویت‌کننده شکل ۶-۸ با استفاده از مدل دقیق هیبرید

اما $V_{ce} = V_o$ است و بنابراین با استفاده از رابطه ۶-۲۹ خواهیم داشت

$$V_i = h_{ie} I_b + h_{re} V_o = I_b \left[h_{ie} - h_{re} h_{fe} (R_C \| h_{oe}^{-1}) \right] \qquad (۳۱-۶)$$

با در نظر گرفتن روابط ۶-۲۹ و ۶-۳۱ نسبت V_o/V_i به دست می‌آید.

$$A_V = \frac{V_o}{V_i} = \frac{-h_{fe}(R_C \| h_{oe}^{-1})}{h_{ie} - h_{re} h_{fe} (R_C \| h_{oe}^{-1})} \qquad (۳۲-۶)$$

واضح است که با فرض $h_{re} \cong 0$ و $h_{oe}^{-1} \gg R_C$ رابطه ۶-۳۲ به عبارت A_V مربوط به مدل تقریبی تبدیل می‌شود.

محاسبه R_i: مقاومت ورودی R_i شکل ۶-۱۲ را می‌توان به صورت حاصل موازی R_B و R_i' در نظر گرفت.

$$R_i = R_i' \| R_B \qquad (۳۳-۶)$$

که در آن مقدار مقاومت R_i' با استفاده از رابطه ۶-۳۱ به صورت زیر به دست می‌آید:

$$R_i' = \frac{V_i}{I_b} = h_{ie} - h_{re} h_{fe} (R_C \| h_{oe}^{-1}) \qquad (۳۴-۶)$$

محاسبه A_I: با داشتن A_V و با استفاده از رابطه کلی بهره ولتاژ و جریان می‌توان A_I را به دست آورد.

$$A_I = A_V \frac{R_i}{R_C} \qquad (۳۵-۶)$$

که عبارت A_V و R_i را قبلاً محاسبه نموده‌ایم.

محاسبه R_o: برای محاسبه مقاومت خروجی، منبع V_s را اتصال کوتاه و مقاومت بار را مدار باز می‌کنیم و یک منبع ولتاژ فرضی V_2 به دو سر خروجی متصل می‌نماییم و جریان I_2 آن را به دست می‌آوریم (شکل ۶-۱۳). مقاومت خروجی از رابطه $R_o = V_2/I_2$ حاصل می‌شود. با نوشتن معادله KCL در گره C داریم

$$I_2 = h_{fe} I_b + h_{oe} V_2 \qquad (۳۶-۶)$$

با توجه به معادله KVL در حلقه شامل h_{ie} برای جریان بیس می‌توان نوشت

$$I_b = \frac{-h_{re} V_2}{h_{ie} + R_S \| R_B} \qquad (۳۷-۶)$$



شکل ۶-۱۳: مدار معادل سیگنال کوچک شکل ۶-۸ با تغییرات لازم برای محاسبه R_o

با جایگزینی رابطه اخیر در رابطه ۶-۳۶ خواهیم داشت

$$I_2 = \left(h_{oe} - \frac{h_{fe} h_{re}}{h_{ie} + R_S \| R_B} \right) V_2 \qquad (۳۸-۶)$$

بنابراین

$$\frac{1}{R_o} = \frac{I_2}{V_2} = h_{oe} - \frac{h_{fe} h_{re}}{h_{ie} + R_S \| R_B} \qquad (۳۹-۶)$$

در صورتی که $h_{re} = 0$ باشد $R_o = h_{oe}^{-1}$ خواهد شد.

مثال ۶-۱: مدار شکل ۶-۱۲ را در نظر بگیرید. فرض کنید $R_C = 1\ K\Omega$، $R_S = 100\ \Omega$ و $R_B \gg h_{ie}$ باشد. با استفاده از پارامترهای ترانزیستور که در جدول ۶-۲ داده شده‌اند، مطلوب است

الف) محاسبه A_V، R_i، A_I، R_o و R_o'

ب) محاسبه کمیتهای فوق با صرف‌نظر از h_{re} و h_{oe} (مدل تقریبی)

حل:

الف) با استفاده از روابط ۶-۳۲، ۶-۳۴، ۶-۳۵ و ۶-۳۹ و در نظر گرفتن اینکه $R_C \ll h_{oe}^{-1}$ داریم

$$A_V \cong \frac{-h_{fe} R_C}{h_{ie} - h_{re} h_{fe} R_C} = \frac{-50 \times 1}{1/1 - 2/5 \times 10^{-4} \times 50 \times 1} \cong -46$$

$$R_i \cong R_i' = h_{ie} - h_{re} h_{fe} R_C \cong 1/09$$

$$A_I = A_V \frac{R_i}{R_C} = -46 \times \frac{1/09}{1} = -50/14$$

$$\frac{1}{R_o} \cong h_{oe} - \frac{h_{fe} h_{re}}{h_{ie} + R_S} = 25 \times 10^{-6} - \frac{50 \times 2/5 \times 10^{-4}}{1100 + 100} \cong 1/46 \times 10^{-5}\ \Omega^{-1}$$

$$R_o = \frac{۱}{۱/۴۶ \times ۱۰^{-۵}} = ۶۸۴۹۳ \cong ۶۸/۵\ K\Omega$$

$$R_o' = ۶۸/۵ \parallel ۱ \cong ۰/۹۹\ K\Omega$$

ب) با استفاده از مدل تقریبی هیبرید داریم

$$A_V = \frac{-h_{fe}R_C}{h_{ie}} = \frac{-۵۰ \times ۱}{۱/۱} \cong -۴۵/۵$$

$$R_i \cong h_{ie} = ۱/۱\ K\Omega$$

$$A_I \cong -h_{fe} = -۵۰$$

$$R_o = \infty$$

$$R_o' = R_C \parallel R_o = ۱\ K\Omega$$

می‌بینیم که استفاده از مدل تقریبی، خطای قابل ملاحظه‌ای در مقادیر کمیتهای A_V، R_i، A_I و R_o' به وجود نمی‌آورد. به دلیل سهولت زیاد در اکثر موارد، مدل تقریبی مورد استفاده قرار می‌گیرد.

■

مثال ۶-۲: در تقویت‌کننده شکل ۶-۱۴، $R_L = ۱\ K\Omega$، $h_{fe} = ۲۰۰$ و $V_{CE(sat)} = ۰/۲V$ است. مقادیر مقاومتهای مدار را طوری محاسبه نمایید که شرایط زیر به طور همزمان برقرار باشد.

- بهره جریان بیشتر از ۱۲۰ باشد.
- مقاومت ورودی R_i از $۲\ K\Omega$ بزرگتر باشد.
- حداقل دامنه نوسان ولتاژ خروجی یک ولت باشد.



شکل ۶-۱۴: مدار مثال ۶-۲

حل:

مدار معادل سیگنال کوچک با استفاده از مدل تقریبی هیبرید ترانزیستور در شکل ۶-۱۵ آمده است. ابتدا بهره جریان را برای مدار شکل ۶-۱۵ به دست می‌آوریم.

$$A_I = \frac{I_o}{I_i} = \frac{I_o}{I_c}\frac{I_c}{I_b}\frac{I_b}{I_i} = \frac{-R_C}{R_C + R_L} h_{fe} \frac{R_B}{R_B + h_{ie}}$$

چون می‌خواهیم $|A_I| > ۱۲۰$ باشد، با فرض $h_{fe} = ۲۰۰$ خواهیم داشت

$$\frac{R_C R_B}{(R_C + R_L)(R_B + h_{ie})} \geq ۰/۶ \qquad (۴۰-۶)$$

معمولاً برای به دست آوردن بهره جریان زیاد سعی می‌شود $R_B \gg h_{ie}$ باشد. با در نظر گرفتن این شرط و جایگزینی $R_L = ۱\ K\Omega$، نامساوی زیر به دست می‌آید:

$$\frac{R_C}{R_C + ۱} \geq ۰/۶ \quad \Rightarrow \quad R_C \geq ۱/۵\ K\Omega$$

مقاومتهای استاندارد بزرگتر از $۱/۵\ K\Omega$، مقاومتهای $۱/۸\ K\Omega$، $۲/۲\ K\Omega$ و $۲/۷\ K\Omega$ هستند. برای اطمینان بیشتر R_C را برابر $۲/۷\ K\Omega$ فرض می‌کنیم.

در مورد مقاومت ورودی باید داشته باشیم

$$R_i = h_{ie} \parallel R_B \geq ۲\ K\Omega$$

چون معمولاً $R_B \gg h_{ie}$ انتخاب می‌شود، پس لازم است $h_{ie} > ۲\ K\Omega$ باشد.

$$h_{ie} = \frac{h_{fe}V_T}{I_{EQ}} = \frac{۲۰۰ \times ۲۶}{I_{EQ}} > ۲۰۰۰ \quad \Rightarrow \quad I_{EQ} < ۲/۶\ mA$$



شکل ۶-۱۵: مدار معادل سیگنال کوچک تقویت‌کننده شکل ۶-۱۴

برای آنکه حداقل دامنه نوسان ولتاژ خروجی یک ولت باشد بایستی دو شرط زیر به طور همزمان برقرار باشد:

- برای آنکه فاصله ولتاژ نقطه کار از ناحیه اشباع، حداقل یک ولت باشد لازم است

$$V_{CEQ}=V_{CC}-(R_C+R_E)I_{CQ}=۹-(۲/۷+R_E)I_{CQ}>۱/۲$$

- برای آنکه فاصله ولتاژ نقطه کار تا ناحیه قطع، حداقل یک ولت باشد لازم است

$$(R_C\|R_L)I_{CQ}=(۲/۷\parallel ۱)I_{CQ}=۰/۷۳I_{CQ}>۱$$

در این صورت با انتخاب $I_{CQ}=۲mA$ و $R_E=۱\,K\Omega$ هر دو نامساوی اخیر برقرار است.

برای محاسبه R_B باید به شرط پایداری خوب برای بایاس مدار توجه نمود.

$$R_B=\frac{\beta R_E}{۱۰}=\frac{۲۰۰\times ۱}{۱۰}=۲۰\,K\Omega$$

به جای مدار بایاس بیس، معادل تونن DC آن را جایگزین می‌کنیم و معادله KVL در حلقه بیس را می‌نویسیم.

$$R_T=R_۱\parallel R_۲=R_B=۲۰\,K\quad\Omega$$

$$V_T=R_T\frac{I_{CQ}}{\beta}+V_{BE}+R_EI_{EQ}=۲/۹\,V$$

با استفاده از روابط ۵-۷ و ۵-۸ برای مقاومتهای $R_۱$ و $R_۲$ داریم

$$R_۱\cong ۶۲/۱\,K\Omega$$

$$R_۲\cong ۲۹/۵\,K\Omega$$

با توجه به اینکه در این طرح بعضی از مقادیر را با در نظر گرفتن حدود بالا یا پایین آنها به دلخواه انتخاب نموده‌ایم، لازم است مقادیر مقاومتهای پیشنهادی را آزمایش نماییم و مطمئن شویم که فرضهای طرح برآورده شده است.

$$h_{ie}=\frac{۲۰۰\times ۲۶}{۲}=۲۶۰۰=۲/۶\,K\Omega$$

$$R_B=R_۱\parallel R_۲=۲۰\,K\Omega$$

$$R_i=R_B\parallel h_{ie}=۲۰\parallel ۲/۶=۲/۳\,K\Omega$$

$$A_I=\frac{-۲/۷\times ۲۰۰\times ۲۰}{(۱+۲/۷)(۲۰+۲/۶)}=-۱۲۹/۲$$

مشاهده می‌کنیم که $R_i=۲/۳\,K\Omega>۲\,K\Omega$ و $|A_I|=۱۲۹/۲>۱۲۰$ می‌باشند. ضمناً برای موقعیت نقطه کار خواهیم داشت

$$V_{CEQ}=۹-۲(۱+۲/۷)=۱/۶\,V$$

$$(R_L\|R_C)I_{CQ}=۰/۷۳\times ۲=۱/۴۶\,V$$

بنابراین ولتاژ خروجی می‌تواند دامنه نوسان متقارن حدود ۱/۴ ولت داشته باشد بدون اینکه ترانزیستور وارد نواحی اشباع و قطع شود.

■

۶-۴ تقویت‌کننده کلکتور مشترک

در شکل ۶-۱۶ مدار یک تقویت‌کننده کلکتور مشترک آمده‌است. در این مدار مقاومت بار همان مقاومت R_E است که خروجی از دو سر آن گرفته شده است. مدار معادل ac تقویت‌کننده مذکور در شکل ۶-۱۷ نمایش داده شده است. در این شکل مقاومت R_B معادل موازی $R_۱$ و $R_۲$ است.



شکل ۶-۱۶: مدار تقویت‌کننده کلکتور مشترک



شکل ۶-۱۷: مدار معادل ac تقویت‌کننده شکل ۶-۱۶

چنانچه برای تجزیه و تحلیل سیگنال کوچک این تقویت‌کننده بخواهیم از مدل هیبرید مربوط به مدار کلکتور مشترک استفاده نماییم (جدول ۶-۱)، مشخصات تقویت‌کننده برحسب پارامترهای h کلکتور مشترک به دست می‌آیند. اما در عمل برای ترانزیستورهای مورد استفاده، مقادیر این پارامترها را نمی‌دانیم؛ زیرا معمولاً پارامترهای هیبرید امیتر مشترک تنها پارامترهایی هستند که توسط کارخانه سازنده در اختیار گذاشته می‌شوند. در این صورت لازم است پارامترهای هیبرید کلکتور مشترک را برحسب پارامترهای هیبرید امیتر مشترک تعریف نماییم؛ تا بتوانیم مقادیر عددی آنها را با استفاده از مقادیر عددی داده شده برای پارامترهای هیبرید امیتر مشترک محاسبه کنیم.

پارامترهای هیبرید h کلکتور مشترک

مدل هیبرید امیتر مشترک ترانزیستور در شکل ۶-۱۸ را در نظر گرفته و با توجه به تعاریف پارامترهای h برای مدار کلکتور مشترک، این پارامترها را از روی شکل ۶-۱۸ به دست می‌آوریم.

تعاریف پارامترهای هیبرید کلکتور مشترک را می‌توان با استفاده از تعاریف کلی پارامترهای h که در بخش ۶-۲ ارائه نمودیم و یا با توجه به معادلات هیبرید کلکتور مشترک که در جدول ۶-۱ آمده‌اند، مشخص نمود. در هر صورت تعاریف زیر برای پارامترهای هیبرید کلکتور مشترک حاصل می‌شوند:

$$h_{oc}=\left.\frac{I_e}{V_{ec}}\right|_{I_b=0} \qquad h_{rc}=\left.\frac{V_{bc}}{V_{ec}}\right|_{I_b=0} \qquad h_{fc}=\left.\frac{I_e}{I_b}\right|_{V_{ec}=0} \qquad h_{ic}=\left.\frac{V_{bc}}{I_b}\right|_{V_{ec}=0}$$

برای محاسبه h_{ic}، در مدار شکل ۶-۱۸، V_{ce} را برابر صفر قرار می‌دهیم. در این صورت داریم

$$V_{bc}=V_{be}+V_{ec}=V_{be}=h_{ie}I_b$$

بنابراین

$$h_{ic}=\left.\frac{V_{bc}}{I_b}\right|_{V_{ec}=0}=\frac{h_{ie}I_b}{I_b}=h_{ie} \qquad (۴۱-۶)$$



شکل ۶-۱۸: مدل هیبرید امیتر مشترک ترانزیستور

به همین ترتیب سایر پارامترها به دست می‌آیند.

$$h_{fc}=\left.\frac{I_e}{I_b}\right|_{V_{ec}=0}=\frac{-I_b-h_{fe}I_b}{I_b}=-(1+h_{fe}) \qquad (۴۲-۶)$$

$$h_{rc}=\left.\frac{V_{bc}}{V_{ec}}\right|_{I_b=0}=\frac{V_{be}+V_{ec}}{V_{ec}}=\frac{h_{re}V_{ce}+V_{ec}}{V_{ec}}=1-h_{re} \qquad (۴۳-۶)$$

$$h_{oc}=\left.\frac{I_e}{V_{ec}}\right|_{I_b=0}=\frac{-I_c}{-h_{oe}^{-1}I_c}=h_{oe} \qquad (۴۴-۶)$$

جدول شماره ۶-۳ خلاصه نتایج فوق را نشان می‌دهد. همان‌طور که ملاحظه کردیم در به دست آوردن روابط فوق هیچ‌گونه تقریبی به‌کار نرفته و بنابراین روابط کاملاً دقیق هستند.

جدول ۶-۳: تبدیل پارامترهای هیبرید کلکتور مشترک به امیتر مشترک

$h_{ic}=h_{ie}$	$h_{oc}=h_{oe}$
$h_{fc}=-(1+h_{fe})$	$h_{rc}=1-h_{re}$

تجزیه و تحلیل سیگنال کوچک

با نگاهی به روابط جدول ۶-۳ در می‌یابیم که چنانچه بخواهیم از تقریب $h_{re}\cong 0$ و $h_{oe}\cong 0$ استفاده کنیم، برای مدل هیبرید کلکتور مشترک، پارامتر h_{rc} برابر ۱ شده و بنابراین قابل صرف‌نظر نیست. یعنی، حتی در مدل تقریبی هیبرید کلکتور مشترک منبع ولتاژ وابسته $h_{rc}V_{ec}$ ظاهر می‌شود. به همین دلیل کار کردن با مدل هیبرید کلکتور مشترک (حتی شکل تقریبی آن) آسان نخواهد بود. بر این اساس تقریباً در همه موارد برای تجزیه و تحلیل تقویت‌کننده کلکتور مشترک مستقیماً از مدل هیبرید امیتر مشترک استفاده می‌شود. در شکل ۶-۱۹ مدار معادل سیگنال کوچک شکل ۶-۱۷ با استفاده از مدل تقریبی هیبرید امیتر مشترک نمایش داده شده است.

در شکل ۶-۱۹-الف مستقیماً مدل هیبرید امیتر مشترک به جای ترانزیستور جایگزین گردیده و شکل ۶-۱۹-ب با یک تغییر ظاهری در شکل ۶-۱۹-الف حاصل شده است. اکنون با در نظر گرفتن این شکل، به محاسبه کمیتهای R_i، A_V، A_I و R_o می‌پردازیم.

محاسبه R_i: ابتدا مقاومت R_i' را محاسبه می‌کنیم. برای این کار، باتوجه به تعریف $R_i'=V_i/I_b$ لازم است V_i را برحسب I_b به دست آوریم. با نوشتن معادله KVL در مدار شکل ۶-۱۹-ب داریم

$$V_i=h_{ie}I_b+(I_b+h_{fe}I_b)R_E=\left[h_{ie}+(1+h_{fe})R_E\right]I_b \qquad (۴۵-۶)$$



شکل ۶-۱۹: مدار معادل سیگنال کوچک تقویت‌کننده شکل ۶-۱۶

در نتیجه

$$R_i' = \frac{V_i}{I_b} = h_{ie} + (1+h_{fe})R_E \qquad (۴۶-۶)$$

و بالاخره

$$R_i = R_i' \parallel R_B \qquad (۴۷-۶)$$

مشاهده می‌کنیم که مقاومت ورودی R_i' در تقویت‌کننده کلکتور مشترک بسیار بزرگتر از مقاومت R_i' در مدار امیتر مشترک (h_{ie}) است. با دقت در رابطه ۶-۴۵ می‌توان نتیجه گرفت که به طور کلی هر مقاومت R_E در امیتر ترانزیستور، از دید بیس با ضریب $1 + h_{fe}$ دیده می‌شود. به بیان دیگر انعکاس مقاومت R_E در بیس ترانزیستور مقاومت $R_E(1 + h_{fe})$ خواهد بود. بنابراین می‌توان مدار شکل ۶-۱۹-ب را باز هم ساده‌تر نموده و به صورت شکل ۶-۲۰ درآورد.

در این مدار جریان گذرنده از مقاومت $R_E(1 + h_{fe})$ جریان بیس (I_b) است و بنابراین ولتاژ ورودی برابر $[h_{ie} + (1 + h_{fe})R_E]I_b$ خواهد شد، که همان رابطه ۶-۴۵ است. پس مدار اخیر در حقیقت مدار معادل شکل ۶-۱۹ است. واضح است که استفاده از مدار معادل شکل ۶-۲۰ محاسبه مقاومت ورودی تقویت‌کننده را بسیار آسانتر می‌نماید. به سادگی می‌بینیم که مقاومت R_i' برابر



شکل ۶-۲۰: انتقال مقاومت امیتر تقویت‌کننده به مدار بیس

$h_{ie} + (1 + h_{fe})R_E$ است، که به مراتب بزرگتر از h_{ie} است. مثلاً اگر $R_E = 1\,K\Omega$ و $h_{fe} = 100$ باشد مقاومت ورودی از دید بیس (R_i') بیش از $100\,K\Omega$ خواهد شد. در صورتی که با نبودن مقاومت R_E و یا در حالی که برای مقاومت R_E از خازن کنارگذر استفاده شده باشد، مقاومت ورودی ترانزیستور همان h_{ie}، یعنی حدود چند صد اهم تا چند کیلو اهم خواهد بود.

محاسبه A_V: با استفاده از رابطه ۶-۴۵ و با در نظر گرفتن معادله KCL در گره E مدار شکل ۶-۱۹-ب می‌توان نوشت

$$A_V = \frac{V_o}{V_i} = \frac{R_E I_o}{\left[h_{ie} + (1+h_{fe})R_E\right] I_b} = \frac{(1+h_{fe})R_E}{h_{ie} + (1+h_{fe})R_E} \qquad (۴۸-۶)$$

و چون معمولاً $R_E(1 + h_{fe}) \gg h_{ie}$ است، برای مدار کلکتور مشترک بهره ولتاژ (A_V) حدوداً برابر و حد است. این موضوع را می‌توان این گونه تعبیر کرد که ولتاژ امیتر از نقطه نظر سیگنال تقریباً با ولتاژ بیس برابر است و به عبارت دیگر ولتاژ امیتر ولتاژ بیس را دنبال می‌کند. به همین دلیل است که مدار کلکتور مشترک را امیتر فالوئر نیز می‌نامند.

محاسبه A_I: بهره جریان، با به‌کار بردن رابطه کلی $A_I = A_V R_i/R_E$ قابل محاسبه است. در صورتی که بخواهیم مستقیماً عبارت آن را به دست آوریم باید از معادله KCL در گره E و تقسیم جریان در گره B در شکل ۶-۱۹-ب استفاده نماییم.

$$A_I = \frac{I_o}{I_i} = \frac{I_o}{I_b}\frac{I_b}{I_i} = (1+h_{fe})\frac{R_B}{R_i' + R_B} \qquad (۴۹-۶)$$

محاسبه R_o: مطابق روشی که در مورد تقویت‌کننده امیتر مشترک به‌کار بردیم، R_o از مدار شکل ۶-۲۱ تعیین می‌شود. در این مدار مقاومت بار مدار باز و منبع سیگنال ورودی اتصال کوتاه شده و منبع ولتاژ فرضی V_2 به خروجی متصل شده است. با توجه به این مدار می‌توان نوشت



شکل ۶-۲۱: مدار معادل سیگنال کوچک شکل ۶-۱۶ با تغییرات لازم برای محاسبه R_o

$$I_۲ = -(۱ + h_{fe})I_b \qquad (۵۰-۶)$$

$$V_۲ = -(h_{ie} + R_S \parallel R_B)I_b \qquad (۵۱-۶)$$

بنابراین

$$R_o = \frac{V_۲}{I_۲} = \frac{h_{ie} + R_S \parallel R_B}{۱ + h_{fe}} \qquad (۵۲-۶)$$

رابطه ۶-۵۲ را می‌توان این گونه تعبیر نمود که از دید امیتر ترانزیستور مقاومتهای موجود در مدار بیس با ضریب $(۱ + h_{fe})/۱$ دیده می‌شوند. به عبارت دیگر انعکاس مقاومتهای مدار بیس در امیتر ترانزیستور، $۱ + h_{fe}$ برابر کوچکتر از مقدار واقعی آن مقاومتهاست. به خاطر سپردن این موضوع به همراه مطلبی که در مورد انعکاس مقاومتهای مدار امیتر در بیس ترانزیستور عنوان نمودیم، ما را در حل تخمینی بسیاری از مسائل کمک می‌نماید.

با توجه به اینکه برای تقویت‌کننده امیتر فالوئر $A_V < ۱$ و $A_I > ۱$ است، این مدار در حقیقت یک تقویت‌کننده جریان است. کاربرد مهم این مدار به‌عنوان **بافر**[1] است که در ادامه به شرح آن می‌پردازیم.

مدار بافر

از مدار بافر معمولاً برای تطبیق یک طبقه با امپدانس خروجی زیاد یا منبع سیگنال با مقاومت داخلی بزرگ به یک مقاومت بار کوچک یا یک طبقه با امپدانس ورودی کوچک استفاده می‌شود. همان‌طور که می‌دانیم برای انتقال حداکثر توان بین دو طبقه لازم است امپدانس آن دو طبقه با هم تطبیق داده شود. در واقع چنانچه یک منبع با ولتاژ مدار باز $V_۱$ و مقاومت داخلی بزرگ $R_۱$ را مستقیماً به یک مقاومت بار کوچک R_L وصل کنیم، به علت افت ولتاژ زیاد روی مقاومت $R_۱$ بخش ناچیزی از ولتاژ منبع بر روی مقاومت بار ظاهر می‌شود (شکل ۶-۲۲-الف). در صورتی که

1. *Buffer*



الف) اتصال منبع به بار بدون بافر



ب) اتصال منبع به بار با استفاده از مدار بافر

شکل ۶-۲۲: تطبیق امپدانس بار با منبع

برای تطبیق از مدار بافر با مشخصات $A_V = ۱$، $R_i = \infty$ و $R_o = ۰$ استفاده شود ولتاژ خروجی دقیقاً برابر $V_۱$ خواهد شد (شکل ۶-۲۲-ب). زیرا به علت امپدانس ورودی خیلی بزرگ مدار بافر جریان ورودی $I_۱$ برابر صفر شده و ولتاژ ورودی بافر مساوی $V_۱$ است. از طرف دیگر چون $A_V = ۱$ است ولتاژ خروجی مدار بافر مساوی ولتاژ ورودی آن و برابر $V_۱$ می‌باشد. در عمل مدار بافر با مشخصات ایده‌آل مذکور در دسترس نیست. مداری که اکثراً به عنوان بافر به‌کار می‌رود مدار امیتر فالوئر است. ملاحظه کردیم که این مدار دارای مقاومت ورودی زیاد، مقاومت خروجی کوچک و بهره ولتاژ نزدیک به یک است. بنابراین کاربرد آن به صورت بافر یا ترانسفورماتور امپدانس[1] می‌تواند کاملاً مفید باشد.

مثال ۶-۳: برای مدار تقویت‌کننده شکل ۶-۱۶، $R_E = ۱\ K\Omega$، $R_B = R_۱ \parallel R_۲ = ۵۰۰\ K\Omega$ و $R_S = ۱۰۰\ \Omega$ داده شده‌اند. در صورتی که ترانزیستور به‌کار رفته همان ترانزیستور مثال ۶-۱ باشد با صرف‌نظر از h_{re} و h_{oe}، کمیتهای A_V، R_i، A_I و R_o را محاسبه نمایید.

حل:

برای ترانزیستور به‌کار رفته $h_{fe} = ۵۰$ و $h_{ie} = ۱/۱\ K\Omega$ است. به ترتیب با استفاده از روابط ۶-۴۸، ۶-۴۶، ۶-۴۷ و ۶-۵۲ داریم

$$A_V = \frac{(۱+h_{fe})R_E}{h_{ie}+(۱+h_{fe})R_E} = \frac{۵۱ \times ۱}{۱/۱ + ۵۱ \times ۱} \cong ۰/۹۸$$

$$R_i' = h_{ie}+(۱+h_{fe})R_E = ۱/۱ + ۵۱ \times ۱ = ۵۲/۱\ K\Omega$$

$$R_i = R_i' \parallel R_B = \frac{۵۲/۱ \times ۵۰۰}{۵۲/۱ + ۵۰۰} \cong ۴۷/۲\ K\Omega$$

1. *Impedance Transformer*

$$A_I = A_V \frac{R_i}{R_E} = ۰/۹۸ \times \frac{۴۷/۲}{۱} \cong ۴۶/۳$$

$$R_o = \frac{h_{ie} + R_S \| R_B}{۱ + h_{fe}} = \frac{۱/۱ + ۰/۱ \| ۵۰۰}{۱ + ۵۰} = \frac{۱/۲}{۵۱} = ۰/۰۲۳۵ = ۲۳/۵\,\Omega$$

می‌بینیم که مقدار h_{fe} ترانزیستور نقش مهمی در کارآیی امیتر فالوئر دارد. در طراحی امیتر فالوئر باید حتی‌الامکان از ترانزیستورهای با h_{fe} زیاد استفاده نمود، تا بتوان R_i بزرگتر، A_I بیشتر و A_V نزدیکتر به واحد به دست آورد.

■

مثال ۶-۴: مدار تقویت‌کننده شکل ۶-۲۳ را طوری طراحی‌کنید که $A_{V_s} > ۰/۹۸$، $R_i > ۱۵K\Omega$، حداقل دامنه نوسان ولتاژ ورودی برابر ۲ ولت و $v_{CE,min} = ۱V$ باشد. برای ترانزیستور مدار $۱۲۰ < \beta < ۲۰۰$ است.

حل:

در این مدار از دید سیگنال، مقاومت امیتر برابر $R'_E = R_E \| R_L$ است. بنابراین مدار معادل همان مدار شکل ۶-۱۹ خواهد بود که در آن به جای R_E، R'_E را ملحوظ نماییم. ضمناً چون معمولاً مقاومت ورودی مدار امیتر فالوئر بسیار بزرگ است، مثلاً در این طرح می‌خواهیم $R_i > ۱۵K\Omega$ باشد، پس می‌توان از $R_S = ۱۰۰\ \Omega$ در مقابل آن صرف‌نظر نمود و نوشت

$$A_{V_s} \cong A_V = \frac{V_o}{V_i} = \frac{(۱+h_{fe})R'_E}{h_{ie} + (۱+h_{fe})R'_E} > ۰/۹۸$$

اما $h_{ie} = \dfrac{(۱+h_{fe})V_T}{I_{EQ}}$ است که با جایگزینی در نامساوی فوق خواهیم داشت



شکل ۶-۲۳: مدار مثال ۶-۴

$$\frac{R'_E}{R'_E + V_T/I_{EQ}} > ۰/۹۸ \quad \Rightarrow \quad R'_E > \frac{۱/۲۷۴}{I_{EQ}}$$

اما $R'_E = R_E \| R_L = \dfrac{R_E}{۱+R_E}$ است که در نتیجه نامساوی فوق به صورت زیر در می‌آید:

$$۱ + \frac{۱}{R_E} < ۰/۷۸ I_{EQ} \qquad (۵۳-۶)$$

I_{EQ} را از معادله خط بار DC به دست می‌آوریم.

$$I_{EQ} = \frac{۹ - V_{CEQ}}{R_E} \qquad (۵۴-۶)$$

از رابطه ۶-۵۳ و ۶-۵۴ خواهیم داشت

$$R_E + ۰/۷۸ V_{CEQ} < ۶/۰۲ \qquad (۵۵-۶)$$

نباید از نظر دور داشت که مقدار h_{ie} تابع جریان امیتر است و بنابراین برای سیگنالهای بزرگ ثابت فرض کردن آن خالی از خطا نخواهد بود.

خط بار ac و نقطه کار Q در شکل ۶-۲۴ را در نظر بگیرید. چون $v_{CE,min}$ برابر ۱ ولت داده شده و می‌خواهیم ولتاژ ورودی بتواند به اندازه ۲ ولت نوسان کند پس لازم است داشته باشیم

$$V_{CEQ} \geq ۳V \qquad (۵۶-۶)$$

از طرف دیگر برای اینکه دامنه نوسان v_{ce} بتواند به ۲ ولت برسد، نقطه A در شکل ۶-۲۴ باید حداقل به اندازه ۲ ولت از نقطه M فاصله داشته باشد، در نتیجه



شکل ۶-۲۴: خط بار ac مدار مثال ۶-۴

$$|MA| = R_E' I_{CQ} > ۲V$$

$$\Rightarrow \quad \frac{R_E}{۱+R_E}\frac{۹-V_{CEQ}}{R_E} > ۲V \quad \Rightarrow \quad ۲R_E + V_{CEQ} < ۷V \qquad (۵۷-۶)$$

انتخاب R_E و V_{CEQ} باید با توجه به روابط ۶-۵۵، ۶-۵۶ و ۶-۵۷ صورت گیرد. برای این کار از روش ترسیمی استفاده می‌شود. در شکل ۶-۲۵، ناحیه پاسخ با هاشور مشخص شده است. البته انتخاب R_E بزرگتر، از نقطه‌نظر پایداری حرارتی مدار مناسبتر خواهدبود. حداکثر مقدار مجاز حدوداً $۲\,K\Omega$ است، که به لحاظ خطا و تغییر حرارتی مقدار مقاومتها، $R_E = ۱/۵\,K\Omega$ را انتخاب می‌کنیم. همچنین V_{CE} در فاصله مجاز، به‌دلخواه ۳/۵ ولت در نظر گرفته می‌شود. بر این اساس خواهیم‌داشت

$$I_{CQ} \cong I_{BQ} = \frac{۹-۳/۵}{۱/۵} = ۳/۶۷\,mA$$

$$h_{ie,min} = \frac{۱۲۰ \times ۲۶}{۳/۶۷} = ۸۵۰\ \Omega$$

$$R_i = R_B \| \left[h_{ie} + (۱+h_{fe})R_E'\right] = R_B \| ۷۳/۴۵ > ۱۵\,K\Omega \quad \Rightarrow \quad R_B > ۱۸/۸۳\,K\Omega$$

از طرفی برای برخورداری از پایداری مطلوب نسبت به تغییرات β باید داشته باشیم

$$R_T = R_B \cong \frac{\beta_{min} R_E}{۱۰} \cong ۱۸\,K\Omega$$

بنابراین برای R_B مقدار $۱۹\,K\Omega$ را انتخاب می‌کنیم. با نوشتن معادله KVL در حلقه بیس در مدار معادل DC داریم



شکل ۶-۲۵: ناحیه پاسخ برای مثال ۶-۴

$$V_T = R_B \frac{I_E}{\beta_{av}} + V_{BE} + R_E I_E$$

$$= ۱۹ \times \frac{۳/۶۷}{۱۶۰} + ۰/۷ + ۱/۵ \times ۳/۶۷ = ۶/۶۴\,V$$

حال با استفاده از روابط ۵-۷ و ۵-۸ برای مقاومتهای $R_۱$ و $R_۲$ داریم

$$R_۱ = ۲۵/۷۵\,K\Omega \cong ۲۷\,K\Omega \quad \text{(استاندارد)}$$

$$R_۲ = ۷۲/۴۵\,K\Omega \cong ۶۸\,K\Omega \quad \text{(استاندارد)}$$

در این طرح در صورتی که مقاومت ورودی زیادی مورد نیاز بود بایستی به جای استفاده از مقاومتهای $R_۱$ و $R_۲$، بیس را تنها توسط یک مقاومت بزرگ به V_{CC} وصل می‌نمودیم. البته مزیت این کار به قیمت از دست دادن پایداری خوب نقطه کار نسبت به تغییرات β تمام خواهد شد.

■

۶-۵ تقویت‌کننده بیس مشترک

بررسی تقویت‌کننده بیس مشترک نمایش داده شده در شکل ۶-۲۶ نشان می‌دهد که این تقویت‌کننده دارای مقاومت ورودی کم، مقاومت خروجی زیاد، بهره جریان نزدیک به واحد و بهره ولتاژ بزرگ است. این تقویت‌کننده اکثراً به منظور تقویت ولتاژ سیگنال در فرکانسهای بالا و در ورودی طبقات RF[1] به‌کار می‌رود. مدار معادل ac تقویت‌کننده شکل ۶-۲۶، در شکل ۶-۲۷ نمایش داده شده است.

برای محاسبه کمیتهای مربوط به سیگنال کوچک، باید ترانزیستور را با مدل هیبرید بیس مشترک آن جایگزین نماییم. مدل هیبرید مدار بیس مشترک در جدول ۶-۱ نمایش داده شده است. در ادامه با محاسبه پارامترهای هیبرید بیس مشترک برحسب پارامترهای امیتر مشترک نشان خواهیم داد که با تقریب بسیار خوبی می‌توان از h_{rb} و h_{ob} صرف‌نظر کرده و مدل هیبرید را ساده نمود.



شکل ۶-۲۶: مدار تقویت‌کننده بیس مشترک

1. *Radio Frequency*



شکل ۶-۲۷: مدار معادل *ac* تقویت‌کننده بیس مشترک شکل ۶-۲۶

پارامترهای هیبرید h بیس مشترک

پارامترهای هیبرید بیس مشترک معمولاً توسط کارخانه‌های سازنده داده نمی‌شوند و برای به دست آوردن آنها باید از روابطی که این پارامترها را برحسب پارامترهای هیبرید امیتر مشترک بیان می‌کنند استفاده نمود. روش کار برای پیداکردن این روابط دقیقاً مشابه روشی است که برای محاسبه پارامترهای هیبرید کلکتور مشترک مطرح نمودیم. یعنی باید تعاریف پارامترهای مورد نظر را به کار برده و با مراجعه به مدل هیبرید امیتر مشترک آنها را محاسبه نمود. انجام این کار را در مسأله ۲ آخر فصل به عهده خواننده می‌گذاریم و در اینجا تنها نتایج آن را ارائه می‌نماییم.

$$h_{ib}=\frac{h_{ie}}{(1+h_{fe})(1-h_{re})+h_{ie}h_{oe}} \qquad (۵۸-۶)$$

$$h_{fb}=\frac{-h_{fe}(1-h_{re})-h_{oe}h_{ie}}{(1+h_{fe})(1-h_{re})+h_{ie}h_{oe}} \qquad (۵۹-۶)$$

$$h_{rb}=\frac{h_{ie}h_{oe}-h_{re}(1+h_{fe})}{(1+h_{fe})(1-h_{re})+h_{ie}h_{oe}} \qquad (۶۰-۶)$$

$$h_{ob}=\frac{h_{oe}}{(1+h_{fe})(1-h_{re})+h_{ie}h_{oe}} \qquad (۶۱-۶)$$

برای دستیابی به یک مدل ساده شده به خاطر می‌آوریم که h_{re} معمولاً خیلی کوچکتر از یک بوده، همچنین $h_{ie}h_{oe} \ll h_{fe}$ است. با در نظر گرفتن این شرایط می‌توان روابط فوق را تا حد زیادی ساده نمود. روابط تقریبی حاصل در جدول ۶-۴ آمده‌اند. همان‌طور که از عبارتهای جدول ۶-۴ پیدا است، h_{ob} خیلی کوچکتر از h_{oe} است و همچنین h_{rb} معمولاً قابل صرف‌نظر است (جدول ۶-۲). بنابراین برای مدار بیس مشترک نیز می‌توان مدل تقریبی هیبرید h شامل h_{ib} و h_{fb} را به کار برد، بدون اینکه خطای چشمگیری در نتایج حاصل شود.

جدول ۶-۴: تبدیل پارامترهای هیبرید h بیس مشترک به امیتر مشترک

$h_{ib}=\frac{h_{ie}}{1+h_{fe}}$	$h_{fb}=\frac{-h_{fe}}{1+h_{fe}}$
$h_{rb}=\frac{h_{ie}h_{oe}}{1+h_{fe}}-h_{re}$	$h_{ob}=\frac{h_{oe}}{1+h_{fe}}$

تجزیه و تحلیل سیگنال کوچک

با به کارگیری مدل تقریبی هیبرید بیس مشترک به جای ترانزیستور در مدار شکل ۶-۲۷، مدار معادل سیگنال کوچک تقویت‌کننده به دست می‌آید (شکل ۶-۲۸).

اکنون محاسبه کمیتهای A_I، R_i، A_V و R_o را برمبنای مدار معادل سیگنال کوچک شکل ۶-۲۸ انجام می‌دهیم. البته این نکته را نباید فراموش کرد که صرف‌نظر کردن از h_{ob} در مدار مذکور با فرض $h_{ob}^{-1} \gg R_L$ انجام گرفته و در مواردی که این شرط برقرار نباشد باید h_{ob} را نیز به مدل اضافه نمود.

محاسبه A_I: روش محاسبه A_I با آنچه قبلاً در مورد تقویت‌کننده‌های دیگر بحث کردیم، تفاوتی ندارد.

$$A_I=\frac{I_o}{I_i}=\frac{I_o}{I_c}\frac{I_c}{I_e}\frac{I_e}{I_i}$$

یا

$$A_I=(-1)h_{fb}\frac{R_E}{R_E+h_{ib}}=\frac{-h_{fb}R_E}{R_E+h_{ib}} \qquad (۶۲-۶)$$

در این تقویت‌کننده همان‌طور که از رابطه ۶-۶۲ پیداست، A_I همواره کوچکتر از واحد است.



شکل ۶-۲۸: مدار معادل سیگنال کوچک تقویت‌کننده بیس مشترک شکل ۶-۲۶

محاسبه R_i: با استفاده از شکل ۶-۲۸ و تعریف مقاومت ورودی داریم

$$R_i = \frac{V_i}{I_i} = R_E \| h_{ib} = \frac{R_E h_{ib}}{R_E + h_{ib}} \qquad (۶۳-۶)$$

محاسبه A_V: با استفاده از رابطه کلی بهره ولتاژ می‌توان نوشت

$$A_V = A_I \frac{R_L}{R_i} = \frac{-h_{fb} R_L}{h_{ib}} \qquad (۶۴-۶)$$

محاسبه R_o: با توجه به مدار معادل شکل ۶-۲۸ روشن است که با اتصال کوتاه شدن V_s، جریان I_e و در نتیجه $h_{fb} I_e$ برابر صفر می‌شود. اما منبع جریان صفر دارای مقاومت بی‌نهایت است. بنابراین

$$R_o = \infty \qquad (۶۵-۶)$$

البته برای خواننده روشن است که مقاومت خروجی در حقیقت بی‌نهایت نبوده بلکه h_{ob}^{-1} است که مقاومت بزرگی است.

مثال ۶-۵: در تقویت‌کننده شکل ۶-۲۶ فرض کنید، $R_E = ۱\,K\Omega$، $R_L = ۱\,K\Omega$ و $R_S = ۱۰\ \Omega$ باشند. پارامترهای h ترانزیستور در جدول ۶-۲ داده شده‌اند (از h_{rb} و h_{ob} صرف‌نظر نمایید). مقادیر کمیتهای A_I، R_i، A_V، R_o و A_{V_s} را برای تقویت‌کننده مذکور محاسبه کنید.

حل:

از روابط ۶-۶۲ تا ۶-۶۵ داریم

$$A_I = \frac{-h_{fb} R_E}{R_E + h_{ib}} = \frac{۰/۹۸ \times ۱}{۱ + ۰/۰۲۱۶} = ۰/۹۶$$

$$R_i = h_{ib} \| R_E = ۲۱/۶ \| ۱۰۰۰ = ۲۱/۱\ \Omega$$

$$A_V = A_I \frac{R_L}{R_i} = ۰/۹۶ \times \frac{۱۰۰۰}{۲۱/۱} \cong ۴۵/۵$$

$$R_o = h_{ob}^{-1} \cong ۲\,M\Omega$$

در عمل می‌توان R_o را بی‌نهایت در نظر گرفت.

$$A_{V_s} = \frac{V_o}{V_s} = \frac{V_o}{V_i}\frac{V_i}{V_s} = A_V \frac{R_i}{R_S + R_i} = ۴۵/۵ \frac{۲۱/۱}{۱۰ + ۲۱/۱} \cong ۳۰/۹$$

می‌بینیم که تقویت‌کننده بیس مشترک بهره ولتاژ نسبتاً بالایی دارد؛ در حالی که بهره جریان آن نزدیک به واحد است. همچنین مقاومت ورودی این تقویت‌کننده کوچک و مقاومت خروجی آن بزرگ است.

■

۶-۶ مقایسه تقویت‌کننده‌ها

در شکل ۶-۲۹ منحنی‌های تغییرات کمیتهای A_I، A_V، R_i و R_o برحسب مقادیرمختلف R_L یا R_S (در مورد R_o) برای ترانزیستور نمونه‌ای که پارامترهایش در جدول ۶-۲ ارائه شد، رسم گردیده است. از مقایسه شکلهای ۶-۲۹-الف و ۶-۲۹-ب مشاهده می‌شود که تنها تقویت‌کننده امیتر مشترک است که می‌تواند هم بهره ولتاژ و هم بهره جریان بزرگتر از یک داشته باشد. به همین



شکل ۶-۲۹: نمایش تغییرات کمیتهای A_V، A_I و R_i برحسب مقادیر مختلف مقاومت بار و تغییرات R_o برحسب مقادیر مختلف مقاومت منبع برای یک ترانزیستور نمونه

RLEB

جهت کاربردهای این تقویت‌کننده بسیار متنوع‌تر از دو نوع دیگر است. همچنین ملاحظه می‌شود که مقاومت ورودی و مقاومت خروجی تقویت‌کننده امیتر مشترک دارای تغییرات زیادی نبوده و در هر حال در محدوده منحنی‌های مربوط به بیس مشترک و کلکتور مشترک قرار دارد.

در تقویت‌کننده بیس مشترک، A_I کمتر از واحد، A_V تقریباً مشابه تقویت‌کننده امیتر مشترک، مقاومت ورودی کمترین مقدار و مقاومت خروجی بیشترین مقدار است. همان‌طور که قبلاً گفته شد کاربردهای این تقویت‌کننده در فرکانسهای پایین کم بوده و بعضاً به عنوان منبع جریان ثابت یا برای تطبیق یک منبع جریان با مقاومت داخلی کم به یک مقاومت بار بزرگ مورد استفاده قرار می‌گیرد.

تقویت‌کننده کلکتور مشترک دارای بهره جریان نسبتاً زیاد (برابر تقویت‌کننده امیتر مشترک)، بهره ولتاژ کمتر از واحد، بیشترین مقاومت ورودی و کمترین مقاومت خروجی در مقایسه با دو نوع تقویت‌کننده دیگر است. بدین لحاظ از این تقویت‌کننده عمدتاً به عنوان بافر برای تطبیق یک منبع ولتاژ با مقاومت داخلی زیاد به یک مقاومت بار کوچک استفاده می‌شود.

۶-۷ قضیه میلر[1] و دوگان آن

در حالی که تجزیه و تحلیل مدارهای معادل سیگنال کوچک تقویت‌کننده‌ها را می‌توان با استفاده از روشهای کلی که در بخشهای قبل مطالعه نمودیم انجام داد، با این وجود مواردی پیش می‌آید که استفاده از قضیه میلر و یا دوگان آن کار را به مراتب آسانتر می‌نماید. این قضیه را می‌توان برای کلیه مدارهای فشرده به‌کار گرفت و محدودیت خاصی در رابطه با کاربرد آن وجود ندارد.

قضیه میلر

مدار شکل ۶-۳۰-الف را در نظر بگیرید. این مدار دارای N گره است و گره N به زمین متصل است. بین گره‌های دلخواه ۱ و ۲ که دارای ولتاژهای V_1 و V_2 هستند، امپدانس Z قرارگرفته است. در صورتی که نسبت ولتاژ V_2 به V_1 را k فرض کنیم، بنا بر قضیه میلر می‌توان امپدانس Z را برداشته و به جای آن دو امپدانس Z_1 و Z_2 را بین نقاط ۱ و ۲ و زمین، مطابق شکل ۶-۳۰-ب وصل نمود.



شکل ۶-۳۰: نمایش قضیه میلر

1. *Miller Theorem*

معادل بودن دو مدار شکلهای ۶-۳۰-الف و ۶-۳۰-ب ایجاب می‌کند که در مدار شکل ۶-۳۰-ب ولتاژگره‌های ۱ و ۲ برابر V_1 و V_2 و جریانهای خارج شونده از آنها به ترتیب I_1 و I_2 در نظر گرفته شوند. در این صورت

$$Z_1 = \frac{V_1}{I_1} \quad , \quad Z_2 = \frac{V_2}{I_2} = \frac{kV_1}{I_2} \tag{۶۶-۶}$$

اما برای I_1 و I_2 از شکل ۶-۳۰-الف می‌توان نوشت

$$I_2 = -I_1 = \frac{V_2 - V_1}{Z} = \frac{V_1(k-1)}{Z} \tag{۶۷-۶}$$

با جایگزینی رابطه ۶-۶۷ در رابطه ۶-۶۶ خواهیم داشت

$$Z_1 = \frac{Z}{1-k} \tag{۶۸-۶}$$

$$Z_2 = \frac{kZ}{k-1} \tag{۶۹-۶}$$

بنابراین لازمه معادل بودن دو مدار این است که مقادیر Z_1 و Z_2 بر طبق روابط ۶-۶۸ و ۶-۶۹ محاسبه شوند.

در اینجا تذکر این نکته ضروری است که کاربرد قضیه میلر در صورتی باعث سادگی محاسبات می‌شود که بتوان نسبت k را به گونه‌ای مستقل پیدا نمود.

مثال ۶-۶: در تقویت‌کننده شکل ۶-۳۱، با فرض $h_{fe} = 100$، $h_{ie} = 1/5 K\Omega$ و $h_{oe}^{-1} = 40 K\Omega$، مقادیر A_V، A_{V_s} و R_i را محاسبه کنید.



شکل ۶-۳۱: مدار مثال ۶-۶

POWEREN.IR

حل:

با استفاده از قضیه میلر در مورد مقاومت R_B و با جایگزینی مدل هیبرید ترانزیستور، مدار معادل سیگنال کوچک شکل ۶-۳۲ به دست می‌آید. در این مثال نسبت ولتاژهای دو سر مقاومت R_B، در تقویت‌کننده اصلی همان بهره ولتاژ تقویت‌کننده است؛ بنابراین $k = A_V$ است. با فرض اینکه بهره ولتاژ خیلی بزرگتر از یک باشد ($|A_V| \gg ۱$) خواهیم داشت

$$R_۲ = \frac{۲۰۰ A_V}{A_V - ۱} \cong ۲۰۰\ K\Omega$$

بنابراین مقاومت بار مؤثر برابر است با

$$R_L' = ۲۰۰ \parallel ۴۰ \parallel ۱۰ \ \Rightarrow \ R_L' = ۷/۷\ K\Omega$$

و در نتیجه

$$A_V = \frac{V_o}{V_i} = \frac{-(۱۰۰ I_b') R_L'}{h_{ie} I_b'} = \frac{-۱۰۰ \times ۷/۷}{۱/۵} \cong -۵۱۳$$

که صحت فرض $|A_V| \gg ۱$ را تأیید می‌کند.

$$R_۱ = \frac{۲۰۰}{۱ - A_V} = \frac{۲۰۰}{۵۱۴} = ۰/۳۸۹\ K\Omega = ۳۸۹\ \Omega$$

$$R_i = R_۱ \| h_{ie} = ۳۸۹ \parallel ۱۵۰۰ \cong ۳۰۹\ \Omega$$

$$A_{V_s} = \frac{V_o}{V_s} = \frac{V_o}{V_i}\frac{V_i}{V_s} = A_V \frac{R_i}{R_i + R_S} = -۵۱۳ \times \frac{۳۰۹}{۴۰۹} \cong -۳۸۸$$



شکل ۶-۳۲: مدار معادل سیگنال کوچک تقویت‌کننده شکل ۶-۳۱

■

دوگان قضیه میلر

در مدار شکل ۶-۳۳-الف امپدانس Z' بین گره دلخواه ۳ و زمین قرار گرفته است. نسبت جریانهای $I_۲$ به $I_۱$ که به گره‌های ۲ و ۱ وارد شده و از Z' عبور می‌کنند برابر k' است. می‌توان امپدانس Z' را اتصال کوتاه نموده و به جای آن در گره‌های ۱ و ۲ امپدانسهای $Z_۱'$ و $Z_۲'$ را مطابق شکل ۶-۳۳-ب اضافه نمود، به شرط اینکه مقادیر این امپدانسها به ترتیب برابر $Z'(۱+k')$ و $(k'+۱)Z'/k'$ انتخاب شوند.

با استفاده از معادل بودن دو مدار می‌توان روابط ولتاژهای $V_{۱'N}$ و $V_{۲'N}$ را در هر دو مدار نوشته و با هم معادل قرار داد. برای مدار شکل ۶-۳۳-الف خواهیم داشت

$$V_{۱'N} = V_{۱۳} + Z'(I_۱ + I_۲) \qquad (۷۰-۶)$$

$$V_{۲'N} = V_{۲۳} + Z'(I_۱ + I_۲) \qquad (۷۱-۶)$$

به همین ترتیب در مدار شکل ۶-۳۳-ب خواهیم داشت

$$V_{۱'N} = Z_۱' I_۱ + V_{۱۳} \qquad (۷۲-۶)$$

$$V_{۲'N} = Z_۲' I_۲ + V_{۲۳} \qquad (۷۳-۶)$$

از مقایسه روابط فوق می‌توان نتیجه گرفت

$$Z_۱' I_۱ = Z'(I_۱ + I_۲) = Z' I_۱ (۱ + k') \Rightarrow Z_۱' = (۱ + k') Z' \qquad (۷۴-۶)$$

همچنین

$$Z_۲' I_۲ = Z'(I_۱ + I_۲) = Z' I_۲ \left(\frac{۱}{k'} + ۱\right) \Rightarrow Z_۲' = \frac{(k'+۱) Z'}{k'} \qquad (۷۵-۶)$$

پس لازمه معادل بودن دو مدار این است که مقادیر $Z_۱'$ و $Z_۲'$ از روابط ۶-۷۴ و ۶-۷۵ محاسبه شوند.



شکل ۶-۳۳: نمایش دوگان قضیه میلر



شکل ۶-۳۴: مدار مثال ۶-۷

مثال ۶-۷: در شکل ۶-۳۴ تقویت‌کننده امیتر مشترک با مقاومت امیتر رسم شده است. با استفاده از دوگان قضیه میلر انعکاس R_E در بیس و کلکتور ترانزیستور را به دست آورید. ضمناً علت بایپاس نکردن مقاومت R_E توسط خازن کنارگذر را توضیح دهید.

حل:

ابتدا مدار معادل سیگنال کوچک تقویت‌کننده را در شکل ۶-۳۵ در نظر می‌گیریم. مشاهده می‌کنیم که در اینجا نسبت جریانها، $k' = I_c / I_b = h_{fe}$ می‌شود. بنابراین بر طبق دوگان قضیه میلر، R_E را می‌توان برداشت و مقاومتهای $R_E\,(1 + h_{fe})$ و $R_E\,(1 + h_{fe})/h_{fe}$ را به ترتیب در بیس و کلکتور قرار داد (شکل ۶-۳۶). ملاحظه می‌کنیم از این روش نیز انعکاس مقاومت امیتر در بیس ترانزیستور $(1 + h_{fe})$ برابر R_E می‌شود. در بحث تقویت‌کننده کلکتور مشترک، همین مطلب را به گونه‌ای دیگر اثبات نمودیم.

همچنین در مدار معادل شکل ۶-۳۶ مقاومت $(1 + h_{fe})R_E/h_{fe}$ که تقریباً برابر R_E است با مقاومت R_C سری شده و این دو مقاومت مجموعاً مقاومت بار مؤثر مدار را تشکیل می‌دهند. می‌دانیم چنانچه این مقاومت بار مؤثر از لحاظ مقدار با h_{oe}^{-1} قابل مقایسه شود، نمی‌توان از h_{oe}



شکل ۶-۳۵: مدار معادل سیگنال کوچک تقویت‌کننده شکل ۶-۳۴



شکل ۶-۳۶: اجرای دوگان قضیه میلر در مورد مقاومت R_E در مدار شکل ۶-۳۵

صرف‌نظر نمود. به عبارت دیگر صرف‌نظر از h_{oe} وابسته به برقراری شرط $h_{oe}^{-1} \gg (R_C + R_E)$ خواهد بود.

برای روشن شدن علت بایپاس نکردن مقاومت R_E و یا بخشی از آن در مدار تقویت‌کننده امیتر مشترک، ابتدا فرض کنید مقاومت R_E در مدار وجود ندارد و یا کاملاً بایپاس شده است. در این صورت مقاومت ورودی تقویت‌کننده تقریباً برابر h_{ie} خواهد بود. اما چون مقدار h_{ie} تابع جریان کلکتور است، برای سیگنالهای بزرگ که جریان کلکتور تغییرات قابل‌ملاحظه‌ای دارد، ثابت‌نبودن h_{ie} تقویت‌کننده را از حالت خطی خارج می‌نماید. با اضافه نمودن R_E در امیتر ترانزیستور، انعکاس آن به صورت یک مقاومت بزرگ $(1 + h_{fe})R_E$ در مدار بیس ظاهر می‌شود. با توجه به اینکه این مقاومت از h_{ie} بسیار بزرگتر است، عملاً مقاومت ورودی ترانزیستور همان $(1 + h_{fe})R_E$ خواهد شد که مستقل از h_{ie} است و بنابراین اشکال مذکور برطرف می‌شود. همچنین وجود R_E وابستگی بهره ولتاژ A_V به پارامترهای ترانزیستور را به شدت کاهش می‌دهد. زیرا در این حالت داریم

$$A_V = \frac{V_o}{V_i} = \frac{-h_{fe}R_C}{h_{ie} + (1 + h_{fe})R_E}$$

که با فرض $h_{ie} \ll (1 + h_{fe})R_E$ و $h_{fe} \gg 1$ بهره ولتاژ به صورت زیر حاصل می‌شود:

$$A_V \cong \frac{-R_C}{R_E} \qquad (۶-۷۶)$$

که با انتخاب مقاومتهای دقیق و با تغییرات حرارتی کم برای R_C و R_E می‌توان بهره ولتاژ ثابتی به دست آورد. ■

۶-۸ تقویت‌کننده‌های چندطبقه

در بخشهای گذشته با مشخصات، مزایا و محدودیتهای تقویت‌کننده‌های امیتر مشترک، بیس مشترک و کلکتور مشترک به صورت منفرد آشنا شدیم. محدودیتهای موجود در بهره و مقاومتهای ورودی و خروجی این تقویت‌کننده‌ها باعث می‌شوند که در بسیاری از وسایل الکترونیکی نتوانیم

تنها به یک طبقه تقویت‌کننده اکتفا نماییم. به عنوان مثال در یک گیرنده رادیویی دامنه سیگنال ورودی ممکن است از چند میکرو ولت تجاوز ننماید، در حالی که برای تغذیه بلندگو سیگنالی با دامنه چند ولت و با قدرتی بسیار بالاتر از قدرت سیگنال ورودی مورد نیاز است. بنابراین برای تقویت سیگنال ورودی به ناچار باید از چند طبقه تقویت‌کننده استفاده نماییم. علاوه بر نیاز به بهره بالا، ممکن است به منظور تطبیق امپدانس منبع سیگنال ورودی با تقویت‌کننده یا تطبیق امپدانس تقویت‌کننده با امپدانس مبدل خروجی ناگزیر از به‌کارگیری از چند طبقه تقویت‌کننده باشیم.

طبقات مختلف یک تقویت‌کننده چندطبقه را می‌توان توسط خازنهای کوپلاژ و یا ترانسفورماتورها، از نظر DC از یکدیگر مجزا نمود. در این صورت محاسبه نقطه کار طبقات مختلف به طور جداگانه صورت می‌گیرد.

تجزیه و تحلیل سیگنال کوچک

به طور کلی در یک تقویت‌کننده چندطبقه (شکل ۶-۳۷)، سیگنال خروجی هر طبقه به عنوان ورودی برای طبقه بعد در نظر گرفته می‌شود. همچنین مقاومت ورودی هر طبقه نقش مقاومت بار برای طبقه قبل از خود را دارد و مقاومت خروجی هر طبقه، برای طبقه بعد به عنوان یک مقاومت منبع به حساب می‌آید. برای یک تقویت‌کننده چندطبقه، مقاومت ورودی همان مقاومت ورودی طبقه اول و مقاومت خروجی آن مقاومت خروجی طبقه آخر است.

در مورد بهره ولتاژ کلی تقویت‌کننده می‌توان نوشت

$$A_V=\frac{V_o}{V_i}=\frac{V_{o_n}}{V_{i_n}}\times\frac{V_{o_{n-1}}}{V_{i_{n-1}}}\times\ldots\times\frac{V_{o_2}}{V_{i_2}}\times\frac{V_{o_1}}{V_{i_1}}$$

یا

$$A_V=A_{V_n}\times A_{V_{n-1}}\times\ldots\times A_{V_2}\times A_{V_1} \qquad (۶-۷۷)$$

که در آن A_{V_1}، A_{V_2} ... تا A_{V_n} بهره ولتاژ طبقات اول، دوم ... تا nام می‌باشند. به همین ترتیب در صورتی که بهره جریان طبقه kام را با A_{I_k} نمایش دهیم، برای بهره جریان کلی تقویت‌کننده داریم

$$A_I=A_{I_1}\times A_{I_2}\times\ldots\times A_{I_{n-1}}\times A_{I_n} \qquad (۶-۷۸)$$



شکل ۶-۳۷: نمایش یک تقویت‌کننده چندطبقه متشکل از n طبقه

برای محاسبه مقاومت خروجی باید از طبقه اول شروع نمود، در حالی که در مورد مقاومت ورودی محاسبه باید از طبقه آخر شروع شود.

مثال ۶-۸: در مدار تقویت‌کننده دو طبقه شکل ۶-۳۸ ترانزیستورها مشابه بوده و برای آنها $h_{fe}=۵۰$، $h_{oe}^{-1}=۴۰\,K\Omega$ و $h_{re}=۰$ است. کمیتهای A_V، A_{V_s}، R_i، A_I و R_o تقویت‌کننده را محاسبه نمایید.

حل:

با توجه به اینکه h_{ie} برای ترانزیستورها داده نشده، معادل تونن مدار بیس ترانزیستورها را محاسبه کرده و از معادله KVL در حلقه ورودی استفاده می‌کنیم.

$$R_{T_2}=۳۶\,\|\,۴=۳/۶\,K\Omega \quad , \quad V_{T_2}=\frac{۴}{۴۰}\times۲۰=۲\,V$$

$$I_{E_2}=\frac{V_{T_2}-۰/۷}{R_{E_2}+R_{T_2}/\beta}=\frac{۲-۰/۷}{۰/۳۳+۳/۶/۵۰}\cong ۳/۲\,mA$$

$$h_{ie_2}=\frac{۵۱\times۲۶}{۳/۲}\cong ۴۱۴\,\Omega$$

به همین ترتیب برای طبقه اول، I_{E_1} و h_{ie_1} محاسبه می‌شوند.

$$R_{T_1}=۲۰۰\,\|\,۱۰\cong ۹/۵\,K\Omega \quad , \quad V_{T_1}=\frac{۱۰}{۲۱۰}\times۲۰\cong ۰/۹۵\,V$$

$$I_{E_1}=\frac{۰/۹۵-۰/۷}{۰/۱+۹/۵/۵۰}\cong ۰/۸۶\,mA$$

$$h_{ie_1}=\frac{۵۱\times۲۶}{۰/۸۶}\cong ۱/۵۴\,K\Omega$$



شکل ۶-۳۸: تقویت‌کننده دو طبقه مثال ۶-۸

مدار معادل ac تقویت‌کننده در شکل ۶-۳۹ نشان داده شده است. در این شکل ترانزیستورها با مدل سیگنال کوچک جایگزین نشده‌اند. در این مرحله باید بتوان محاسبات هر طبقه را با در نظر گرفتن مدل ساده شده هیبرید و مستقیماً با استفاده از شکل مدار معادل سیگنال انجام داد.

$$R_{i_2} = ۳/۶ \parallel h_{ie_2} = ۳/۶ \parallel ۰/۴۱۴ \cong ۰/۳۷۱\, K\Omega = ۳۷۱\, \Omega$$

$$R_{L_1} = ۱۵ \parallel R_{i_2} = ۱۵ \parallel ۰/۳۷۱ \cong ۰/۳۶۲\, K\Omega = ۳۶۲\, \Omega$$

$$R_i = R_{i_1} = ۹/۵ \parallel h_{ie_1} = ۹/۵ \parallel ۱/۵۴ \cong ۱/۳۲\, K\Omega$$

برای ترانزیستور دوم بهتر است از h_{oe} صرف‌نظر نشود.

$$A_{V_2} = \frac{V_o}{V_{o_1}} = \frac{-(R_{L_2} \| h_{oe}^{-1}) h_{fe}}{h_{ie_2}} = \frac{-(۴ \parallel ۴۰) \times ۵۰}{۰/۴۱۴} \cong -۴۳۹/۲$$

$$A_{V_1} = \frac{V_{o_1}}{V_i} = \frac{-R_{L_1} h_{fe}}{h_{ie_1}} = \frac{۰/۳۶۲ \times ۵۰}{۱/۵۴} \cong -۱۱/۷$$

$$A_V = A_{V_1} \times A_{V_2} = (-۱۱/۷) \times (-۴۳۹/۲) \cong ۵۱۳۹$$

$$A_{V_s} = \frac{R_{i_1}}{R_{i_1} + R_S} A_V = \frac{۱/۳۲}{۱/۳۲ + ۱} \times ۵۱۳۹ \cong ۲۹۳۳$$

$$A_I = \frac{I_o}{I_i} = A_V \frac{R_{i_1}}{R_{L_2}} = ۵۱۳۹ \times \frac{۱/۳۲}{۴} \cong ۱۷۰۹$$

$$R_o = R_{L_2} \| h_{oe}^{-1} = ۴ \parallel ۴۰ \cong ۳/۶۴\, K\Omega$$



شکل ۶-۳۹: مدار معادل ac تقویت‌کننده شکل ۶-۳۸

■

چگونگی انتخاب طبقات

روشی که در مورد تجزیه و تحلیل سیگنال کوچک تقویت‌کننده‌های چندطبقه مورد بحث قرار دادیم، برای هر ترکیب از تقویت‌کننده‌های امیتر مشترک، بیس مشترک و کلکتور مشترک قابل اجرا است.

اکنون این سؤال مطرح می‌شود که برای به دست آوردن حداکثر بهره ولتاژ کدامیک از انواع تقویت‌کننده‌ها را باید به‌کار برد. یقیناً استفاده از تقویت‌کننده کلکتور مشترک در طبقات میانی بی‌مورد خواهد بود. زیرا این تقویت‌کننده دارای بهره ولتاژ کمتر از یک می‌باشد و واضح است که بهره ولتاژ چند طبقه پشت سر هم از بهره هر طبقه کمتر می‌شود.

تقویت‌کننده‌های بیس مشترک نیز بندرت به صورت چندطبقه مورد استفاده قرار می‌گیرند. زیرا از به هم پیوستن چند مدار بیس مشترک بهره ولتاژی بیشتر از بهره ولتاژ طبقه آخرش عاید نخواهد شد. برای روشن شدن مطلب، به خاطر بیاورید که بهره ولتاژ هر طبقه را می‌توان برحسب مقاومتهای بار و ورودی و بهره جریان آن طبقه به صورت $A_V = A_I R_L / R_i$ بیان نمود. در یک مدار از طبقات مشابه بیس مشترک، R_L مؤثر هر طبقه از R_i آن طبقه کوچکتر است. زیرا R_L خود از موازی کردن R_i طبقه بعد و R_C به دست آمده است. از طرفی حداکثر بهره جریان بیس مشترک از یک کمتر است، بنابراین بهره ولتاژ هر طبقه به جز طبقه آخر از یک کمتر خواهد بود. در واقع تنها طبقه آخر است که R_L آن می‌تواند بزرگتر از R_i آن طبقه بوده و در نتیجه دارای بهره ولتاژ بیش از واحد باشد.

چون بهره جریان امیتر مشترک (بدون مقاومت امیتر) برابر $-h_{fe}$ بوده که به مراتب بزرگتر از یک است، با به هم پیوستن چند طبقه امیتر مشترک همواره می‌توان بهره ولتاژ را افزایش داد. از این رو طبقات میانی یک تقویت‌کننده چندطبقه را قطعاً باید از تقویت‌کننده‌های امیتر مشترک در نظرگرفت.

طبقه ورودی یک تقویت‌کننده چندطبقه برحسب مقاومت ورودی مورد نیاز ممکن است از نوع کلکتور مشترک یا بیس مشترک انتخاب شود. معمولاً برای طبقه خروجی از کلکتور مشترک استفاده می‌شود. زیرا مقاومت خروجی کم این مدار، برای تطبیق بامقاومتهای بار کوچک که غالباً در عمل با آنها سروکار داریم مناسب است.

اثر خازن کوپلاژ

خازن کوپلاژ که برای مجزا کردن طبقات مختلف یک تقویت‌کننده چندطبقه از نقطه نظر DC به‌کار می‌رود با حذف فرکانسهای پایین باعث کاهش پهنای باند فرکانس تقویت‌کننده می‌شود. در شکل ۶-۴۰، V و R به ترتیب ولتاژ خروجی (مدار باز) و مقاومت خروجی طبقه قبل از خازن و R' مقاومت ورودی طبقه بعد از خازن رانشان می‌دهند. با توجه به شکل ۶-۴۰ می‌توان نوشت

$$\frac{V'}{V} = \frac{R'}{R' + R + ۱/j\omega C} = \frac{jR'C\omega}{j(R + R')C\omega + ۱} \qquad (۶-۷۹)$$



شکل ۶-۴۰: نمایش خازن کوپلاژ بین دو طبقه تقویت‌کننده

یا

$$\left|\frac{V'}{V}\right| = \frac{R'C\omega}{\sqrt{1+(R+R')^2 C^2 \omega^2}} \qquad (۸۰-۶)$$

در شکل ۶-۴۱ اندازه V'/V برحسب ω رسم شده است. فرکانس قطع پایینی این مشخصه برابر $\omega_1 = 1/(R+R')C$ است.

در یک تقویت‌کننده چندطبقه هر خازن کوپلاژ به سهم خود باعث تضعیف فرکانسهای پایین می‌شود. پاسخ فرکانسی کلی تقویت‌کننده، حاصلضرب توابع مربوط به پاسخ فرکانسهای طبقات مختلف آن است. بنابراین در تقویت‌کننده‌های چندطبقه افت بهره ولتاژ در فرکانسهای پایین شدیدتر بوده و در نتیجه باند فرکانس کلی تقویت‌کننده از باند هر طبقه کوچکتر خواهد بود. در نتیجه برای داشتن یک باند فرکانسی کلی وسیع باید باند فرکانسی هر طبقه را بزرگتر و یا فرکانس قطع آن را کوچکتر انتخاب نمود.



شکل ۶-۴۱: اثر خازن کوپلاژ در پاسخ فرکانسی تقویت‌کننده

اتصال مستقیم تقویت‌کننده‌ها

همان‌طور که ملاحظه شد، تقویت‌کننده‌هایی که طبقات مختلف آن به وسیله خازنهای کوپلاژ به هم متصل شده‌اند، فرکانسهای پایین را به خوبی تقویت ننموده و با محدودیت باند در این فرکانسها مواجه هستند. در صورتی که بخواهیم تقویت‌کننده تا فرکانسهای خیلی پایین و حتی صفر (DC) کار کند، باید از به‌کار بردن خازنهای کوپلاژ بین طبقات صرف‌نظر نموده و آنها را مستقیماً به هم وصل نماییم. البته این شیوه اتصال، استقلال DC طبقات را کاملاً بر هم زده و طبیعتاً محاسبات نقطه کار را پیچیده‌تر می‌نماید.

مسأله مهمتر در این نوع تقویت‌کننده‌ها مشکل ناپایداری حرارتی آنهاست. برای پی بردن به اهمیت این مسأله، مدار شکل ۶-۴۲ را در نظر بگیرید. فرض کنید بیس ترانزیستور اول باز است ($I_{B_1} = 0$)، در این صورت با توجه به اینکه جریان امیتر هر ترانزیستور، بیس ترانزیستور بعدی را تغذیه می‌کند، خواهیم داشت

$$I_{C_1} = I_{CEO_1} \cong I_{B_2}$$

$$I_{C_2} \cong \beta I_{CEO_1} + I_{CEO_2} \cong I_{B_3}$$

$$I_{C_3} \cong \beta(\beta I_{CEO_1} + I_{CEO_2}) + I_{CEO_3}$$

$$\cong \beta^2 I_{CEO_1} + \beta I_{CEO_2} + I_{CEO_3} \qquad (۸۱-۶)$$

مشاهده می‌کنیم که جریان کلکتور ترانزیستور سوم شدیداً به جریان I_{CEO_1} ترانزیستور اول وابسته است و چنانچه دما کوچکترین تغییری داشته باشد نقطه کار ترانزیستور Q_3 ممکن است به کلی منحرف شود. زیرا جریان I_{CEO} ترانزیستور Q_1 با ضریب β^2 در جریان کلکتور Q_3 ظاهر می‌شود. بنابراین، طراحی تقویت‌کننده‌های با اتصال مستقیم با بهره خیلی بزرگ کار ساده‌ای نیست. در این نوع تقویت‌کننده‌ها، پایداری طبقات اول خصوصاً اولین ترانزیستور حائز اهمیت بسیار است. در این تقویت‌کننده‌ها در طبقه اول معمولاً از ترانزیستور سیلیکن که جریان I_{CEO} کمی دارد استفاده می‌شود.



شکل ۶-۴۲: اتصال مستقیم سه طبقه تقویت‌کننده ترانزیستوری

مدارهای ترانزیستوری با مقاومت ورودی بزرگ

در بعضی کاربردها ممکن است یک تقویت‌کننده با مقاومت ورودی زیاد مورد نیاز باشد. در این صورت برای مقاومتهای ورودی کمتر از حدود ۵۰۰ کیلواهم مدار امیتر فالوئر مناسب است. برای رسیدن به مقاومتهای ورودی بزرگتر، معمولاً از مدار شکل ۶-۴۳-الف به نام ترکیب **دارلینگتون**[1] استفاده می‌شود. در این ترکیب امیتر ترانزیستور اول به بیس ترانزیستور دوم متصل شده است.

در شکل ۶-۴۳-ب یک مدار دارلینگتون نشان داده شده است. این مدار در حقیقت متشکل از دو امیتر فالوئر است. برای تجزیه و تحلیل مدار دارلینگتون شکل ۶-۴۴ را در نظر بگیرید. در این مدار با فرض $h_{oe} R_E \leq ۰/۱$، برای ترانزیستور دوم مدل تقریبی هیبرید را به‌کار می‌بریم. بنابراین مقاومت ورودی و بهره جریان طبقه دوم به صورت زیر است:

$$R_{i_۲} = h_{ie_۲} + (۱ + h_{fe}) R_E \qquad (۸۲-۶)$$

$$A_{I_۲} = \frac{I_o}{I_۲} \cong ۱ + h_{fe} \qquad (۸۳-۶)$$



الف) زوج دارلینگتون در قالب یک ترانزیستور ب) مدار دارلینگتون از به هم پیوستن دو امیتر فالوئر

شکل ۶-۴۳: ترکیب دارلینگتون



شکل ۶-۴۴: مدار دارلینگتون

1. *Darlington*

در مورد ترانزیستور اول چون مقاومت بار مؤثر این ترانزیستور همان مقاومت ورودی طبقه دوم است، شرط $h_{oe} R_{i_۲} \leq ۰/۱$ معمولاً برقرار نیست و بنابراین نمی‌توان از h_{oe} صرف‌نظر نمود. بنابراین برای ترانزیستور اول باید بهره جریان و مقاومت ورودی از شکل ۶-۴۵ محاسبه شود. با توجه به این شکل می‌توان نوشت

$$A_{I_۱} = \frac{I_۲}{I_i} = (۱ + h_{fe}) \frac{h_{oe}^{-۱}}{h_{oe}^{-۱} + R_{i_۲}} = \frac{۱ + h_{fe}}{۱ + h_{oe} R_{i_۲}} \qquad (۸۴-۶)$$

همچنین

$$R_i = h_{ie_۱} + (h_{oe}^{-۱} \| R_{i_۲})(۱ + h_{fe})$$

که با جایگزینی $R_{i_۲}$ از رابطه ۶-۸۲ داریم

$$R_i \cong \frac{(۱ + h_{fe})^۲ R_E}{۱ + h_{oe} h_{fe} R_E} \qquad (۸۵-۶)$$

بهره جریان کل تقویت‌کننده برابر $A_I = A_{I_۱} \times A_{I_۲}$ است.

$$A_I = \frac{(۱ + h_{fe})^۲}{۱ + h_{oe} R_{i_۲}} \cong \frac{(۱ + h_{fe})^۲}{۱ + h_{oe} h_{fe} R_E} \qquad (۸۶-۶)$$

مثلاً به ازای $R_E = ۳\,K\Omega$، $h_{fe} = ۲۰۰$ و $h_{oe}^{-۱} = ۴۰\,K\Omega$ خواهیم داشت

$$R_i \cong ۷۵۷۵\,K\Omega \cong ۷/۵\,M\Omega$$

$$A_I = ۲۵۲۵$$

که بسیار بزرگتر از مقادیر مربوط به یک طبقه امیتر فالوئر است. در اینجا تذکر این نکته ضروری است که در مدار دارلینگتون h_{ie} برای دو ترانزیستور $Q_۱$ و $Q_۲$ یکسان نیست. زیرا h_{ie} متناسب با عکس جریان امیتر است و جریان امیتر ترانزیستور دوم $(۱ + h_{fe})$ برابر جریان امیتر ترانزیستور اول است. بنابراین

$$h_{ie_۱} = h_{ie_۲} (۱ + h_{fe}) \qquad (۸۷-۶)$$



شکل ۶-۴۵: مدار معادل سیگنال کوچک برای ترانزیستور اول در مدار شکل ۶-۴۴

با توجه به وابستگی اندک پارامتر h_{fe} به اندازه جریان کلکتور، این پارامتر برای هر دو ترانزیستور یکسان فرض شده است.

در محاسبه A_V باید از روابط دقیق A_I و R_i و همچنین رابطه ۶-۸۷ استفاده نماییم، که نتیجه آن را می‌توان به صورت زیر نوشت:

$$A_V \cong 1 - \frac{h_{ie_2}}{R_{i_2}}(2 + h_{oe}h_{fe}R_E) \qquad (۶-۸۸)$$

برای مقاومت خروجی مدار دارلینگتون با در نظر گرفتن رابطه ۶-۸۷ خواهیم داشت

$$R_o \cong \frac{R_S}{(1+h_{fe})^2} + \frac{2h_{ie_2}}{1+h_{fe}} \qquad (۶-۸۹)$$

در به دست آوردن رابطه مذکور h_{oe}^{-1} ترانزیستور اول با $R_S + h_{ie_1}$ موازی می‌شود که چون خیلی بزرگتر از آن است از آن صرف‌نظر شده است.

ملاحظه می‌کنیم که مدار دارلینگتون در مقایسه با یک طبقه امیتر فالوئر، دارای مقاومت ورودی به مراتب بزرگتر، بهره ولتاژ خیلی نزدیکتر به واحد و بهره جریان بسیار بزرگتر است. مقاومت خروجی مدار دارلینگتون وابسته به مقدار R_S، ممکن است بزرگتر یا کوچکتر از یک طبقه امیتر فالوئر باشد.

یکی از اشکالات عمده مدار دارلینگتون این است که جریان نشتی ترانزیستور اول توسط ترانزیستور دوم تقویت می‌شود. به طوری که استفاده بیش از دو ترانزیستور در ترکیب دارلینگتون عملاً مقدور نیست.

زوج دارلینگتون شکل ۶-۴۳-الف را می‌توان به صورت یک ترانزیستور با h_{fe} بزرگ در مدارهای امیتر فالوئر به‌کار برد. برای زوج دارلینگتون، h_{fe} را معمولاً برابر حاصلضرب h_{fe} دو ترانزیستور به‌کار رفته در آن در نظر می‌گیرند. زوجهای دارلینگتون با h_{fe} حدود ۳۰۰۰۰ بر روی مدار مجتمع به صورت تجارتی در دسترس هستند.

اثر مقاومتهای بایاس

مشکلی که در مدار خود بایاس با آن مواجه بودیم و اکنون نیز در بایاس مدار دارلینگتون خودنمایی می‌کند، مسأله کاهش مقاومت ورودی توسط مقاومتهای بایاس است.

مدار خود بایاس شکل ۶-۴۶-الف را در نظر بگیرید. مقاومت ورودی این مدار را $R_i' \| R_B$ تشکیل می‌دهد که در آن $R_B = R_1 \| R_2$ است. چون R_B معمولاً به چند ده کیلو اهم محدود می‌شود، مقاومت ورودی نمی‌تواند از این مقدار تجاوز نماید. برای رفع این مشکل فرض کنید مقاومت R_3 مطابق شکل ۶-۴۶-ب مورد استفاده قرار گیرد. در صورتی که خازن C وجود نداشته



الف) مدار خود بایاس



ب) بایاس با استفاده از روش بوت استرپ

شکل ۶-۴۶: اثر مقاومتهای بایاس در مقاومت ورودی

باشد، مقاومت R_B برابر $(R_1 \| R_2) + R_3$ شده و بنابراین افزایش می‌یابد. در هر حال چون مقاومت R_i' خیلی بزرگتر از R_B است، R_i برابر R_B می‌شود که حداکثر می‌تواند چند صد کیلو اهم باشد. ولی اگر خازن C در مدار باشد، اثر کاهشی مقاومتهای بایاس در مقاومت ورودی به خوبی خنثی می‌شود. ظرفیت این خازن را به حد کافی بزرگ انتخاب می‌نماییم به طوری که در کمترین فرکانس مورد نظر بتوان آن را اتصال کوتاه فرض کرد. بنابراین انتهای مقاومت R_3 از نقطه نظر سیگنال به سر خروجی متصل شده است. چون بهره ولتاژ مدار امیتر فالوئر بسیار نزدیک به یک است، اختلاف پتانسیل دو سر مقاومت R_3 از نقطه نظر سیگنال تقریباً صفر و بنابراین جریان آن صفراست. یعنی از نظر سیگنال مدار بایاس عملاً جریانی نمی‌کشد و گویی مدار باز است.

تکنیک به‌کار رفته در مدار بایاس مذکور را **بوت استرپ**[1] می‌نامند. این کلمه به معنای بند پوتین یا بندکفش است. علت این نامگذاری را ممکن است این طور تعبیر کرد که اگر شما بندکفش خود را در دست گرفته و دست خود را بالا بکشید پایتان نیز همزمان بالا خواهد آمد. در روش بوت استرپ نیز ولتاژ یک سر مقاومت مورد نظر (R_3) به دنبال بالا رفتن ولتاژ سر دیگر آن بالا می‌رود. اصطلاحاً می‌گویند مقاومت R_3 توسط خازن C بوت استرپ شده است.

همین اثر را می‌توان با اِعمال قضیه میلر مشاهده نمود. در واقع بر طبق قضیه میلر، مقاومت R_3 از دید بیس ترانزیستور دارای مقدار مؤثری برابر

$$R_{eff} = \frac{R_3}{1 - A_V} \qquad (۶-۹۱)$$

است. که چون A_V بسیار نزدیک به یک است، R_{eff} مقاومت بزرگی خواهد بود. مثلاً برای

1. *Boot Strap*

$R_{\text{۳}} = ۱۰۰\,K\Omega$ و $A_V = ۰/۹۹۵$، مقدار $R_{eff} = ۲۰\,M\Omega$ به دست می‌آید. البته چون جریان بایاس بیس ترانزیستور از $R_{\text{۳}}$ می‌گذرد، نمی‌توان آن را خیلی بزرگ انتخاب کرد و شاید $۱۰۰\,K\Omega$ حد بالایی برای مقدار این مقاومت باشد.

ضمناً مقدار مؤثر $R_{\text{۳}}$ در امیتر ترانزیستور برابر $R_{\text{۳}}A_V/(A_V - ۱)$ یعنی یک مقاومت منفی بزرگ خواهد بود که چون با مقاومت R_E که معمولاً حدود چند کیلواهم است موازی می‌شود اثری نخواهد داشت.

استفاده از روش بوت استرپ در مدار دارلینگتون

همان‌طور که از شکل ۶-۴۵ پیداست، در مدار دارلینگتون $h_{oe}^{-۱}$ ترانزیستور اول با مقاومت ورودی $R_{i_{\text{۲}}}$ موازی شده و باعث کاهش آن می‌شود. به طوری که مقاومت ورودی مدار دارلینگتون نمی‌تواند از مقدار $(۱+h_{fe})h_{oe}^{-۱}$ تجاوز نماید. برای رفع مزاحمت h_{oe} باید به گونه‌ای مقدار مؤثر آن را از دید امیتر ترانزیستور اول افزایش داد. برای این کار از روش بوت استرپ مطابق شکل ۶-۴۷ استفاده می‌شود. در این شکل خازن C_o برای سیگنال اتصال کوتاه بوده و کلکتور ترانزیستور اول را به امیتر ترانزیستور دوم متصل می‌کند. این خازن در حقیقت مقاومت $h_{oe}^{-۱}$ را بوت استرپ می‌نماید. در این حالت چون ولتاژ خروجی تقریباً با ولتاژ بیس ترانزیستور دوم برابر است از $h_{oe}^{-۱}$ جریانی عبور نمی‌کند و بنابراین مقدار مؤثر این مقاومت افزایش می‌یابد.

با استفاده از قضیه میلر نیز می‌توان مقدار مؤثر $h_{oe}^{-۱}$ را در امیتر ترانزیستور اول به دست آورد. این مقدار برابر $h_{oe}^{-۱}/(۱ - A_{V_{\text{۲}}})$ خواهد شد که در آن $A_{V_{\text{۲}}}$ بهره ولتاژ طبقه دوم است. با توجه به اینکه $A_{V_{\text{۲}}}$ نزدیک به یک است، مقدار مؤثر $h_{oe}^{-۱}$ ترانزیستور اول بسیار بزرگ می‌شود. در ضمن مقاومت R_C نیز با R_E موازی می‌شود که چنانچه حاصل ترکیب آنها را با R'_E نمایش دهیم، می‌توان نشان داد که مقاومت ورودی کلی تقویت‌کننده به صورت زیر درمی‌آید:

$$R_i \cong h_{fe_{\text{۱}}} h_{fe_{\text{۲}}} R'_E \qquad (۹۱-۶)$$



شکل ۶-۴۷: مدار دارلینگتون بوت استرپ شده

یعنی مقاومت ورودی مدار دارلینگتون بوت استرپ شده، تقریباً برابر حاصلضرب h_{fe} دو ترانزیستور در مقاومت مؤثر امیتر است. مثلاً با فرض $R'_E = ۳\,K\Omega$ و $h_{fe_{\text{۱}}} = h_{fe_{\text{۲}}} = ۲۰۰$، مقاومت ورودی R_i برابر $۱۲۰\,M\Omega$ خواهد شد.

ضمناً، در این مدار وجود مقاومت R_C در کلکتور ترانزیستور اول کاملاً ضروری است. زیرا بدون آن خروجی مدار از طریق خازن C_o به زمین اتصال کوتاه می‌شود.

در مورد بایاس مدار دارلینگتون باید بگوییم، بیس ترانزیستور دوم توسط امیتر ترانزیستور اول تغذیه شده و در ترانزیستور اول برای بایاس بیس از مدار بوت استرپ، شبیه شکل ۶-۴۶-ب استفاده می‌شود.

۶-۹ مدل هیبرید π ترانزیستور

در این فصل با مدل هیبرید h به طور کامل آشنا شدیم و کاربرد آن را در تجزیه و تحلیل انواع تقویت‌کننده‌های ترانزیستوری مورد بررسی قرار دادیم. یکی از مدلهای سیگنال کوچک دیگر ترانزیستور که به نوبه خود حائز اهمیت است، مدل هیبرید π می‌باشد. در شکل ۶-۴۸ مدل ساده شده هیبرید π ترانزیستور در دو صورت مختلف، یکی با استفاده از منبع جریان کنترل شده با ولتاژ ورودی و دیگری با منبع جریان کنترل شده با جریان ورودی نمایش داده شده است.

در یک شکل دقیقتر، این مدل مقاومت خروجی r_o و مقاومت بیس کلکتور r_μ را نیز شامل می‌شود که دومی معمولاً بسیار بزرگ بوده و عملاً از آن صرف‌نظر می‌شود. در شکل ۶-۴۹ مدل π ترانزیستور در فرکانسهای پایین با در نظر گرفتن مقاومت خروجی r_o نشان داده شده است.

مدل π برای ترانزیستورهای NPN و PNP یکسان بوده و تفاوتی ندارد. در این مدل g_m یک هدایت انتقالی است که به صورت

$$g_m = \frac{i_c}{v_{be}} \qquad (۹۲-۶)$$

تعریف می‌شود. این پارامتر برحسب جریان بایاس کلکتور I_C به صورت زیر بیان می‌شود:



الف) با استفاده از منبع جریان کنترل شده با ولتاژ ب) با استفاده از منبع جریان کنترل شده با جریان

شکل ۶-۴۸: مدل ساده شده هیبرید π ترانزیستور



شکل ۶-۴۹: مدل هیبرید π ترانزیستور

$$g_m = \frac{I_C}{V_T} \qquad (۹۳-۶)$$

که در آن V_T ولتاژ حرارتی است که در دمای ۳۰۰ درجه کلوین برابر ۲۶ میلی‌ولت است. برای اثبات این مطلب از رابطه ۴-۱ استفاده می‌کنیم.

$$i_C = I_S e^{v_{BE}/V_T} = I_S e^{(V_{BE}+v_{be})/V_T} = I_C e^{v_{be}/V_T} \qquad (۹۴-۶)$$

با بسط تیلور عبارت نمایی در معادله اخیر خواهیم داشت

$$i_C = I_C + i_c \cong I_C \left(1 + \frac{v_{be}}{V_T}\right) \qquad (۹۵-۶)$$

بسط مذکور با فرض ایده‌آل $v_{be} \ll V_T$ اِعمال گردیده و عملاً با شرط $v_{be} < 10mV$ تقریب قابل قبولی است. این شرط در حقیقت همان تقریب سیگنال کوچک است. با توجه به رابطه ۶-۹۵ می‌توان نوشت

$$i_c = \frac{I_C}{V_T} v_{be} \qquad (۹۶-۶)$$

که با در نظر گرفتن تعریف g_m، صحت رابطه ۶-۹۳ تأیید می‌شود.

مقاومت ورودی r_π که بنا به تعریف برابر نسبت v_{be}/i_b است، با استفاده از رابطه $i_c = \beta i_b$ به صورت زیر به دست می‌آید:

$$r_\pi = \frac{v_{be}}{i_b} = \frac{\beta v_{be}}{i_c} = \frac{\beta}{g_m} = \frac{\beta V_T}{I_C} = \frac{V_T}{I_B} \qquad (۹۷-۶)$$

که در آن β همان پارامتر h_{fe} ترانزیستور است. در واقع r_π همان مقاومت h_{ie} در مدل هیبرید h است.

پارامتر دیگر مدل π، مقاومت r_o، عکس شیب مشخصه‌های امیتر مشترک ترانزیستور است.

$$\frac{1}{r_o} = \left.\frac{\partial i_C}{\partial v_{CE}}\right|_{v_{be}=0} \qquad (۹۸-۶)$$

با در نظر گرفتن رابطه ۴-۲۱ خواهیم داشت

$$\frac{1}{r_o} = \frac{I_S}{V_A} e^{V_{BE}/V_T} = \frac{I_C}{V_A} \qquad (۹۹-۶)$$

یا

$$r_o = \frac{V_A}{I_C} \qquad (۱۰۰-۶)$$

که در آن V_A ولتاژ ارلی ترانزیستور است. مقدار مقاومت r_o برای ترانزیستورهای مختلف بین چند ده تا چند صد کیلواهم به دست می‌آید. در حقیقت r_o همان مقاومت h_{oe}^{-1} در مدل هیبرید h است.

اکنون که با مدل π ترانزیستور آشنا شدیم می‌توانیم با استفاده از این مدل به تجزیه و تحلیل تقویت‌کننده‌های ترانزیستوری در فرکانس پایین بپردازیم. در ادامه این بخش با نگاه کوتاهی به این تقویت‌کننده‌ها به نتایجی مشابه آنچه قبلاً با استفاده از مدل h به آنها رسیدیم، دست خواهیم یافت.

تقویت‌کننده امیتر مشترک

تقویت کننده امیتر مشترک شکل ۶-۸ را در نظر بگیرید. برای این تقویت‌کننده با استفاده از مدل هیبرید π تجزیه و تحلیل سیگنال کوچک را انجام می‌دهیم. در شکل ۶-۵۰ مدار معادل سیگنال کوچک نشان داده شده است. برای این مدار پارامترهای R_i، A_{V_s} و R_o را محاسبه می‌کنیم.

$$R_i = R_B \| r_\pi \qquad (۱۰۱-۶)$$

$$A_{V_s} = \frac{V_o}{V_s} = \frac{V_o}{V_i}\frac{V_i}{V_s} = \frac{-g_m V_\pi R_C}{V_\pi}\frac{R_i}{R_i + R_S} = \frac{-g_m R_i R_C}{R_i + R_S} \qquad (۱۰۲-۶)$$

برای محاسبه R_o باید سیگنال ورودی را اتصال کوتاه کرد که در این صورت $V_\pi = 0$ و در نتیجه منبع جریان $g_m V_\pi$ نیز برابر صفر خواهد شد؛ به عبارت دیگر $R_o = \infty$ به دست می‌آید. در صورتی که در مدل r_o را نیز در نظر گرفته بودیم، مقدار R_o برابر r_o می‌شد که با واقعیت سازگارتر است.

مثال ۶-۹: برای مدار تقویت کننده شکل ۶-۸ به ازای مقادیر پارامترهای $V_A = 100\ V$، $\beta = 100$، $I_C = 1/3\ mA$، $R_B = 1\ K\Omega$، $R_S = 100\ \Omega$ و $R_C = 2\ K\Omega$، مقادیر R_i، A_{V_s} و R_o را محاسبه کنید.



شکل ۶-۵۰: مدار معادل سیگنال کوچک تقویت‌کننده امیتر مشترک با استفاده از مدل هیبرید π

حل:

ابتدا پارامترهای مدل هیبرید π را محاسبه نموده در روابط به دست آمده برای A_{V_s}، R_i و R_o قرار می‌دهیم.

$$g_m = \frac{I_C}{V_T} = \frac{۱/۳}{۰/۰۲۶} = ۵۰\ mA/V$$

$$r_\pi = \frac{\beta}{g_m} = \frac{۱۰۰}{۵۰} = ۲\ K\Omega$$

$$r_o = \frac{V_A}{I_C} = \frac{۱۰۰}{۱/۳} \cong ۷۶/۹\ K\Omega$$

$$R_i = r_\pi \parallel R_B = ۲ \parallel ۱ \cong ۰/۶۷\ K\Omega$$

$$A_{V_s} = -۵۰ \frac{۰/۶۷ \times ۲}{۰/۶۷ + ۰/۱} \cong -۸۷$$

$$R_o = r_o = ۷۶/۹\ K\Omega$$

■

تقویت‌کننده کلکتور مشترک

برای تقویت‌کننده کلکتور مشترک شکل ۶-۱۶ مدار معادل سیگنال کوچک بر اساس مدل هیبرید π را در شکل ۶-۵۱ نمایش داده‌ایم. با توجه به شکل برای R_i می‌توان نوشت

$$R_i = R_B \parallel R_i' \qquad (۱۰۳-۶)$$

که در آن R_i' مقاومت دیده شده از سر بیس است.

$$R_i' = \frac{V_i}{I_b} = \frac{V_\pi + I_e R_E}{I_b} \qquad (۱۰۴-۶)$$

$$I_e = I_b + g_m V_\pi \qquad (۱۰۵-۶)$$



شکل ۶-۵۱: مدار معادل سیگنال کوچک تقویت‌کننده کلکتور مشترک با استفاده از مدل هیبرید π

با توجه به $V_\pi = r_\pi I_b$ و جایگزینی آن در روابط ۶-۱۰۴ و ۶-۱۰۵ داریم

$$R_i' = \frac{r_\pi I_b + (I_b + g_m r_\pi I_b) R_E}{I_b} = r_\pi + (۱ + g_m r_\pi) R_E \qquad (۱۰۶-۶)$$

و چون $g_m r_\pi = \beta$ است، بنابراین

$$R_i' = r_\pi + (۱ + \beta) R_E \qquad (۱۰۷-۶)$$

همان طور که ملاحظه می‌شود انعکاس R_E در بیس ترانزیستور برابر $(۱+\beta)R_E$ است. این همان نتیجه‌ای است که قبلاً نیز با استفاده از مدل h به دست آورده‌ایم.

$$A_{V_s} = \frac{V_i}{V_s} \times \frac{V_o}{V_i} = \frac{R_i}{R_S + R_i} \frac{V_o}{V_i} \qquad (۱۰۸-۶)$$

$$V_o = R_E (I_b + g_m V_\pi) = R_E I_b (۱ + g_m r_\pi) \qquad (۱۰۹-۶)$$

$$V_i = I_b R_i' = I_b \left[r_\pi + (۱ + \beta) R_E \right] \qquad (۱۱۰-۶)$$

با جایگزینی روابط ۶-۱۰۹ و ۶-۱۱۰ در رابطه ۶-۱۰۸ خواهیم داشت

$$A_{V_s} = \frac{R_i}{R_S + R_i} \frac{R_E (۱ + g_m r_\pi)}{r_\pi + (۱ + g_m r_\pi) R_E} \qquad (۱۱۱-۶)$$

یا

$$A_{V_s} = \frac{R_i}{R_S + R_i} \frac{(۱ + \beta) R_E}{r_\pi + (۱ + \beta) R_E} \cong \frac{R_i}{R_S + R_i} \qquad (۱۱۲-۶)$$

که در آن R_i همان مقاومت ورودی به دست آمده از رابطه ۶-۱۰۳ است.

برای به دست آوردن مقاومت خروجی R_o در مدار سیگنال کوچک، منبع سیگنال را اتصال کوتاه کرده و مدار را به شکل مناسبتری رسم می‌کنیم (شکل ۶-۵۲).



شکل ۶-۵۲: مدار معادل سیگنال کوچک جهت به دست آوردن R_o

در شکل ۶-۵۲، R_o' مقاومت دیده شده از پشت مقاومت R_E و از سر امیتر ترانزیستور است. برای به دست آوردن R_o' یک منبع جریان فرضی I_x به مدار اعمال نموده و ولتاژ دو سر آن را V_x در نظر می‌گیریم. در این صورت می‌توان نوشت

$$R_o = R_E \| R_o' \qquad (۱۱۳-۶)$$

$$R_o' = \frac{V_x}{I_x} \qquad (۱۱۴-۶)$$

با نوشتن معادله KCL در گره E داریم

$$I_x = -g_m V_\pi - I_b \qquad (۱۱۵-۶)$$

از طرفی برای جریان I_b داریم

$$I_b = -\frac{V_x}{r_\pi + R_S'} \qquad (۱۱۶-۶)$$

در رابطه اخیر $R_S' = R_S \| R_B$ است.

$$V_\pi = r_\pi I_b = -\frac{r_\pi V_x}{r_\pi + R_S'} \qquad (۱۱۷-۶)$$

با به کارگیری روابط ۶-۱۱۶ و ۶-۱۱۷ در رابطه ۶-۱۱۵ داریم

$$I_x = \left(\frac{g_m r_\pi}{r_\pi + R_S'} + \frac{1}{r_\pi + R_S'}\right) V_x \qquad (۱۱۸-۶)$$

که با استفاده از آن خواهیم داشت

$$R_o' = \frac{r_\pi + R_S'}{1 + g_m r_\pi} = \frac{r_\pi + R_S'}{1 + \beta} \qquad (۱۱۹-۶)$$

و این نتیجه، انعکاس مقامتهای مدار بیس از دید امیتر راکه قبلاً نیر به آن رسیده‌ایم یادآور می‌شود.

تقویت‌کننده بیس مشترک

برای تقویت کننده بیس مشترک شکل ۶-۲۶ مدار معادل سیگنال کوچک با استفاده از مدل هیبرید π در شکل ۶-۵۳ نمایش داده شده است. مقادیر R_i، A_I، A_V و R_o را برای این مدار به دست می‌آوریم.

برای به دست آوردن R_i ابتدا R_i' را محاسبه می‌کنیم.

$$R_i' = \frac{V_i}{I_e} = \frac{-V_\pi}{I_e} \qquad (۱۲۰-۶)$$

$$V_i = -V_\pi = (I_e + g_m V_\pi) r_\pi \qquad (۱۲۱-۶)$$



شکل ۶-۵۳: مدار معادل سیگنال کوچک تقویت‌کننده بیس مشترک با استفاده از مدل هیبرید π

اگر ولتاژ V_π را از رابطه ۶-۱۲۱ به دست آورده و در ۶-۱۲۰ قرار دهیم، خواهیم داشت

$$R_i' = \frac{r_\pi}{1 + g_m r_\pi} = \frac{r_\pi}{1 + \beta} = \frac{\beta}{g_m(1 + \beta)} = \frac{\alpha}{g_m} \qquad (۱۲۱-۶)$$

$$R_i = R_i' \| R_E \qquad (۱۲۲-۶)$$

با توجه به $V_i = -V_\pi$ برای A_I داریم

$$A_I = \frac{I_o}{I_i} = \frac{-g_m V_\pi}{V_i / R_i} = g_m R_i \qquad (۱۲۳-۶)$$

$$A_V = \frac{V_o}{V_i} = \frac{R_L I_o}{R_i I_i} = \frac{R_L}{R_i} A_I = g_m R_L$$

در این مدار برای به دست آوردن R_o باید V_s را اتصال کوتاه کنیم. در این صورت مقاومتهای مدار امیتر با منبع جریان وابسته سری می‌شوند که حاصل آن همان منبع خواهد بود. بنابراین R_o بسیار بزرگ (∞) خواهد بود.

۶-۱۰ سیگنال بزرگ

مباحث گذشته این فصل همگی بر اساس این فرض که رفتار ترانزیستور برای سیگنالهای کوچک حول نقطه کار DC آن یک رفتار خطی است، شکل گرفت. لذا مدارهای معادل خطی از جمله مدل هیبرید h و هیبرید π برای ترانزیستور معرفی شدند. این نکته را باید یادآور شویم که اگر دامنه سیگنالها در تقویت‌کننده در مقایسه با مقادیر DC مدار قابل توجه و به عبارت دیگر سیگنالها، سیگنال بزرگ باشند، دامنه تغییرات حول نقطه کار وسیع است و بنابراین نمی‌توان از یک مدل خطی با مقادیر ثابتی برای عناصر آن به جای تقویت‌کننده استفاده نمود و اصولاً تعاریفی چون بهره ولتاژ، بهره جریان و . . . در چنین مواردی نمی‌تواند دقیق باشد. بنابراین در مورد سیگنالهای بزرگ برای تعیین شکل موجهای جریان و ولتاژ خروجی ترانزیستور باید مستقیماً به مشخصه‌های

ورودی و خروجی ترانزیستور و خط بارهای ac در این مشخصه‌ها مراجعه کرد. چگونگی این کار در فصل پنجم و در توضیحات مربوط به شکل ۵-۱۱ ملاحظه شد.

آنچه که در خاتمه این فصل و به عنوان توضیحات تکمیلی یادآور می‌شویم آن است که به عنوان نمونه تقویت‌کننده امیتر مشترک به علت شیب منحنی‌های مشخصه خروجی ترانزیستور و نیز مساوی نبودن فاصله آنها به ازای مقادیر با فواصل مساوی جریان بیس ورودی، اگر مدار تقویت‌کننده توسط یک منبع جریان سینوسی سیگنال بزرگ تحریک شود، شکل موج خروجی با اعوجاج توأم خواهد بود. توجه کنید که اگر سیگنال ورودی تقویت‌کننده یک ولتاژ سینوسی باشد، برای به دست آوردن تغییرات جریان بیس باید از مشخصه ورودی ترانزیستور که آن هم غیرخطی است استفاده نمود و لذا نوسان متقارن ولتاژ بیس ـ امیتر منجر به نوسان متقارن جریان بیس نمی‌شود. خوشبختانه اثر غیرخطی مشخصه‌های ورودی و خروجی ترانزیستور در خلاف جهت یکدیگر اثر نموده و تا حد زیادی یکدیگر را خنثی می‌نمایند. بنابراین از نقطه نظر عملکرد خطی تقویت‌کننده، تحریک بیس ترانزیستور با یک منبع ولتاژ سیگنال نسبت به تحریک با یک منبع جریان سیگنال کاملاً برتری دارد.

نظر به اینکه در ناحیه فعال، پیوند بیس ـ امیتر ترانزیستور در حالت هدایت بوده و جریان کلکتور نیز با جریان بیس متناسب است، در تحلیل سیگنالهای بزرگ ترانزیستور در ناحیه فعال می‌توان از مدار شکل ۶-۵۴-الف که به **مدل سیگنال بزرگ** ترانزیستور معروف است، استفاده نمود. در شکل ۶-۵۴-ب مدار معادل ساده شده این مدل با جایگزینی دیود بیس ـ امیتر با یک منبع ولتاژ $V_{BE}(ON)$ نمایش داده شده است. در مورد ترانزیستور PNP جای سرهای آند و کاتد دیود و نیز سرهای مثبت و منفی منبع ولتاژ معادل آن و جهت جریانها در مدل عوض می‌شود.

مدل کلی‌تری که برای سیگنال بزرگ ترانزیستور در نواحی کار مختلف مورد استفاده قرار می‌گیرد، مدل EM[1] است که از ذکر جزییات آن در اینجا خودداری می‌کنیم.



شکل ۶-۵۴: مدل سیگنال بزرگ ترانزیستور در ناحیه فعال

1. *Ebers-Moll*

۶-۱۱ خلاصه

- در تجزیه و تحلیل مدارهای ترانزیستوری در فرکانسهای پایین و برای سیگنالهای کوچک می‌توان ترانزیستور را توسط مدل هیبرید h یا هیبرید π آن جایگزین نمود.
- مزیت مدل هیبرید h بر مدلهای دوقطبی دیگر این است که می‌توان پارامترهای آن را به سادگی از روی مشخصه‌های ترانزیستور به دست آورد.
- پارامترهای هیبرید ترانزیستور به طور کلی تابع دما و جریان I_C نقطه کار ترانزیستور هستند.
- چنانچه استفاده از مدل تقریبی هیبرید h مورد نظر باشد تنها پارامتر مورد نیاز h_{fe} خواهد بود. زیرا پارامتر h_{ie} را می‌توان از رابطه $h_{ie} = h_{fe}V_T/I_{EQ}$ به دست آورد.
- از تقویت‌کننده امیتر مشترک می‌توان برای تقویت جریان و یا ولتاژ استفاده نمود. این تقویت‌کننده دارای مقاومتهای ورودی و خروجی متوسط است.
- تقویت‌کننده کلکتور مشترک دارای بهره جریان بزرگ، بهره ولتاژ کمتر از یک، مقاومت ورودی بزرگ و مقاومت خروجی کوچک است. از این تقویت‌کننده به عنوان مدار بافر نیز استفاده می‌شود.
- در بررسی تقویت‌کننده کلکتور مشترک می‌توان از مدل هیبرید h مدار امیتر مشترک استفاده نمود.
- تقویت‌کننده بیس مشترک تنها می‌تواند ولتاژ را تقویت نماید. در این تقویت‌کننده بهره جریان کوچکتر از یک بوده و مقاومت ورودی کوچک است. این تقویت‌کننده از مقاومت خروجی بزرگی برخوردار است.
- پارامترهای هیبرید h مدار بیس مشترک به صورت زیر برحسب پارامترهای مدار امیتر مشترک قابل محاسبه هستند:

$$h_{fb} \cong -h_{fe}/(1+h_{fe}) \quad , \quad h_{ib} \cong h_{ie}/(1+h_{fe})$$

$$h_{ob} \cong h_{oe}/(1+h_{fe}) \quad , \quad h_{rb} \cong \left[h_{ie}h_{oe}/(1+h_{fe})\right] - h_{re}$$

- در تجزیه و تحلیل تقویت‌کننده‌های چندطبقه می‌توان بهره جریان یا بهره ولتاژ کل تقویت‌کننده را از حاصل ضرب بهره‌های جریان یا بهره ولتاژ تک تک طبقات به دست آورد، مشروط بر اینکه در محاسبه بهره هر طبقه مقاومت ورودی طبقه بعد به صورت مقاومت بار و مقاومت خروجی طبقه قبل به صورت مقاومت منبع سیگنال برای آن طبقه منظور شود.
- خازنهای کوپلاژ باعث حذف ارتباط DC بین طبقات شده و به عبارت دیگر تعیین کننده فرکانس قطع پایین در پاسخ فرکانسی تقویت‌کننده هستند.
- از خصوصیات مهم ترکیب دارلینگتون مقاومت ورودی و بهره جریان خیلی بزرگ آن است.
- در تقویت‌کننده کلکتور مشترک برای حذف اثر کاهشی مقاومتهای بایاس بیس در مقاومت ورودی، می‌توان از روش بوت استرپ (شکل ۶-۴۶) استفاده نمود.

۶-۱۲ مسائل

۱. مشخصات ترانزیستورهای فرکانس بالا غالباً برحسب پارامترهای yداده می‌شوند. این پارامترها به صورت زیر تعریف می‌شوند:

$$i_1 = y_{11} v_1 + y_{12} v_2$$
$$i_2 = y_{21} v_1 + y_{22} v_2$$

الف) یک مدار معادل شبیه شکل ۶-۳ با استفاده از پارامترهای y ترسیم نمایید.

ب) برای هر یک از پارامترهای y یک تعریف مشخص ارائه نمایید.

۲. پارامترهای هیبرید h تقویت‌کننده بیس مشترک را برحسب پارامترهای h_{fe}، h_{ie}، h_{re} و h_{oe} به دست آورید.

۳. در تقویت‌کننده شکل م-۳ ترانزیستور دارای $h_{fe} = ۱۰۰$ است.

الف) کمیتهای A_I، R_i و A_{V_s} را محاسبه کنید.

ب) اگر فقط نیمی از مقاومت امیتر را توسط خازن کنارگذر C_b بایپاس نماییم، A_I، R_i و A_{V_s} چقدر خواهند شد؟ این عمل چگونه به خطی‌تر شدن تقویت‌کننده برای سیگنالهای بزرگ کمک می‌کند؟



شکل م-۳

۴. یک تقویت‌کننده بیس مشترک با $R_i < ۲۰\ \Omega$ و $A_{V_o} > ۵۰$، $(A_{V_o} = \lim_{R_L \to \infty} A_V)$ طراحی کنید که در آن دامنه نوسان متقارن خروجی حداکثر بوده و پایداری مطلوبی نسبت به تغییرات β داشته باشد $(۱۵۰ > \beta > ۱۰۰)$. در صورتی که β فوق مناسب نبود به دلخواه از یک β با میزان تغییرات مناسب استفاده کنید.

۵. در تقویت‌کننده شکل م-۵ ترانزیستور دارای $h_{fe} = ۱۰۰$ و $h_{oe} = h_{re} = ۰$ است.

الف) کمیتهای A_{V_s} و R_i را محاسبه نمایید.

ب) اگر وسط مقاومت R_B را توسط خازن به زمین متصل کنیم، کمیتهای مذکور چقدر خواهند شد؟



شکل م-۵

۶. در مدار تقویت‌کننده شکل م-۶، با فرض $h_{fe} = ۱۰۰$ و $h_{re} = h_{oe} = ۰$، بهره جریان، بهره ولتاژ و مقاومت ورودی را محاسبه نمایید.



شکل م-۶

۷. در مدار شکل م-۷ با فرض $h_{fe} = ۱۰۰$، مقادیر A_V، A_{V_s}، R_i، A_I و R_o را محاسبه نمایید.



شکل م-۷

۸. یک تقویت‌کننده امیتر مشترک با $A_V = ۲۰۰$ و $R_i \cong ۱\ K\Omega$ طوری طراحی نمایید که نقطه کار آن از پایداری خوبی نسبت به تغییرات β برخوردار باشد. $V_{CC} = ۱۸\ V$ و $h_{fe} = ۱۰۰$ است.

۹. در تقویت‌کننده امیتر فالوئر شکل م-۹ که ترانزیستور آن دارای $h_{fe} = ۵۰$ است، مقادیر A_I، A_{V_s}، R_i و R_o را محاسبه نمایید. حداکثر دامنه ولتاژ ورودی V_s که تقویت‌کننده برای آن خطی می‌ماند چقدر است؟ در صورت افزایش حداکثر ورودی، شکل موج خروجی از بالا زودتر برش داده می‌شود یا از پایین؟ توضیح دهید.



شکل م-۹

۱۰. در تقویت‌کننده شکل م-۱۰ ترانزیستور دارای $h_{fe} = ۴۰$ است.

الف) مقادیر A_I، R_i، A_V، A_{V_s} و R_o را محاسبه نمایید.

ب) اگر ترانزیستور را با یک ترانزیستور NPN با همان h_{fe} عوض کنیم، چه تغییری در مدار لازم است تا مقادیر کمیتهای بند (الف) تغییر نکند؟

ج) اگر در مدار جدید ترانزیستور NPN دارای $h_{fe} = ۱۰۰$ باشد، مقادیر جدید کمیتهای A_I، R_i، A_V و A_{V_s} چقدر خواهند شد؟



شکل م-۱۰

۱۱. تقویت‌کننده شکل م-۱۱ را در نظر بگیرید. فرض کنید $۵۰ < \beta < ۱۰۰$ است.

الف) مقاومتهای $R_۱$ و $R_۲$ را طوری تعیین کنید که دامنه نوسانات متقارن خروجی حداکثر شده و نقطه کار از پایداری مطلوبی در برابر تغییرات β برخوردار باشد.

ب) مقادیر A_V، A_{V_s}، R_i، A_I و R_o را محاسبه نمایید.



شکل م-۱۱

۱۲. در تقویت‌کننده شکل م-۱۲ با فرض $h_{fe} = ۱۵۰$، $h_{oe}^{-۱} = ۳۰K\Omega$ و $h_{re} = ۲ \times ۱۰^{-۴}$، با استفاده از مدل دقیق هیبرید h مقادیر کمیتهای A_I، R_i، A_V، A_{V_s} و R_o را محاسبه نمایید.



شکل م-۱۲

۱۳. در مدار شکل م-۱۳ با فرض $h_{oe} \cong ۰$، $h_{re} \cong ۰$، $h_{fe} \cong ۱۵۰$، $V_{CE}(sat) = ۰٫۲\ V$

الف) نقطه کار DC را تعیین کنید.

ب) معادله خط بارهای DC و ac را بنویسید.

ج) حداکثر دامنه نوسان بدون اعوجاج ولتاژ خروجی از بالا و پایین تقریباً چقدر است؟

د) مقادیر کمیتهای A_V، A_{V_s}، A_I، R_i و R_o را محاسبه کنید.



شکل م-۱۲

۱۴. یک مدار بافر با مشخصات $A_V > ۰/۹۹$ و $R_i > ۲\,M\Omega$، با استفاده از روش بوت استرپ به نحوی طراحی کنید، که مدار دارای پایداری مطلوب نسبت به تغییرات β بوده و دامنه نوسان متقارن خروجی آن حداکثر باشد. $۱۵۰ > h_{fe} > ۱۰۰$ و $V_{CC} = ۱۵\,V$ است.

۱۵. تقویت‌کننده شکل م-۱۵ که به نام تقویت‌کننده کلاس A با کوپلاژ ترانسفورماتوری معروف است را در نظر بگیرید. با فرض $h_{fe} = ۵۰$، ترانسفورماتور ایده‌آل بامقاومت اهمی صفر و $N_۱/N_۲ = ۵$

الف) مقاومتهای $R_۱$ و $R_۲$ را طوری تعیین نمایید که نقطه کار از پایداری خوبی نسبت به تغییرات β برخوردار باشد و در وسط خط بار ac قرار گیرد.

ب) کمیتهای A_I، A_V و $A_P = \dfrac{P_o}{P_i} = \dfrac{V_o I_o}{V_i I_i}$ را محاسبه نمایید.



شکل م-۱۵

۱۶. در مدار شکل م-۱۶، $h_{fe} = ۱۰$، $h_{re} = ۰$، $h_{oe}^{-۱} = ۱۰\,K\Omega$، $R_L = ۱۰\,K\Omega$ و $R_S = ۵۰\,\Omega$ است. $R_۱$، $R_۲$ و V_{CC} را چنان تعیین کنید که A_{V_s} حداکثر شود.



شکل م-۱۶

۱۷. در تقویت‌کننده شکل م-۱۷ ترانزیستور دارای $h_{fe} = ۲۰$ و $h_{oe} = h_{re} \cong ۰$ است.

الف) کمیتهای A_I، R_i، R_o و A_{V_s} را محاسبه کنید.

ب) اگر خازن کنارگذر C_b را بر داریم مقادیر جدید R_i و R_o چقدر خواهند بود؟



شکل م-۱۷

۱۸. برای مدار شکل م-۱۸، با فرض $R_E = ۱\,K\Omega$، $h_{fe} = ۱۶۰$، $h_{ie} \cong ۰$ و $R_B \to \infty$ مطلوب است:

الف) رسم تغییرات A_V برحسب R_S $(\infty > R_S > ۰$ و $R_L = ۱\,K\Omega)$.

ب) رسم تغییرات A_V برحسب R_L $(\infty > R_L > ۰$ و $R_S = ۱\,K\Omega)$.

ج) رسم تغییرات R_i برحسب R_L $(\infty > R_L > ۰)$.

د) رسم تغییرات R_o برحسب R_S $(\infty > R_S > ۰)$.



شکل م-۱۸

۱۹. در مدار شکل م-۱۹، با فرض $h_{fe} = ۱۰۰$، مقدار A_{V_s} را محاسبه نمایید.



شکل م-۱۹

۲۰. در تقویت‌کننده شکل م-۲۰ برای هر دو ترانزیستور، $h_{fe} = ۱۰۰$، $h_{re} = ۰$، $h_{oe} = ۰$ و برای $Q_۲$ در نقطه کار $h_{ie_۲} = ۱\ K\Omega$ است. مقاومتهای $R_۱$، $R_۲$، $R_۳$، $R_۴$ و R_C را طوری تعیین نمایید که هر دو ترانزیستور از پایداری خوب نقطه کار برخوردار بوده و دامنه نوسان متقارن خروجی هر یک حداکثر باشد. همچنین می‌خواهیم $|A_V| \geq ۱۰۰$ باشد.



شکل م-۲۰

۲۱. در مدار تقویت کننده شکل م-۲۱، با فرض $h_{ie_۱} \cong h_{ie_۲} = ۱٫۱\ K\Omega$ ، $h_{fe_۱} \cong h_{fe_۲} = ۵۰$، $h_{re_۱} \cong h_{re_۲} = ۰$ و $h_{oe_۱}^{-۱} \cong h_{oe_۲}^{-۱} = ۴۰\ K\Omega$، مقادیر کمیتهای R_i، A_I، A_V و A_{V_s} را به دست آورید.



شکل م-۲۱

۲۲. در مدار تقویت‌کننده شکل م-۲۲ ترانزیستورها مشابه و دارای $h_{fe} = ۵۰$، $h_{oe}^{-۱} = ۴۰\ K\Omega$ و $h_{re} \cong ۰$ هستند. مقادیر A_V، A_{V_s}، R_i، A_I و R_o را محاسبه کنید.



شکل م-۲۲

۲۳. در تقویت‌کننده دو طبقه شکل م-۲۳، $h_{fe_۱} = h_{fe_۲} = ۱۰۰$ و $h_{oe_۱}^{-۱} \cong h_{oe_۲}^{-۱} = ۴۰\ K\Omega$ است. جریان نقطه کار ترانزیستورها، A_V و R_o را محاسبه نمایید.



شکل م-۲۳

۲۴. در مدار شکل م-۲۴ برای هر دو ترانزیستور $h_{ie} = ۳\ K\Omega$، $h_{fe} = ۱۰۰$، $h_{oe} \cong ۰$ و $h_{re} \cong ۰$ است. مقاومتهای ورودی و خروجی و نیز بهره‌های جریان و ولتاژ مدار را محاسبه کنید.



شکل م-۲۴

۲۵. در مدار شکل م-۲۵ با فرض $V_{BE} = ۰٫۷\ V$ و $\beta = ۱۰۰$، ولتاژهای DC نقاط A، B و C را به دست آورید. مقاومت خروجی R_o را نیز محاسبه نمایید.



شکل م-۲۵

۲۶. در مدار شکل م-۲۶ با فرض $V_{BE} = ۰٫۷\ V$، $\beta = ۱۰۰$ و $V_{CE}(sat) = ۰٫۲V$، ولتاژ DC خروجی، حداکثر دامنه بدون اعوجاج خروجی و مقادیر A_V، R_o و R_i را محاسبه نمایید.



شکل م-۲۶

۲۷. در مدار شکل م-۲۷، $V_{BE} = ۰٫۷V$ و $\beta = ۵۰$، مقادیر A_{V_s}، R_i، R_o و A_I را به دست آورید.



شکل م-۲۷

۲۸. در تقویت‌کننده شکل م-۲۸ پارامترهای هر دو ترانزیستور مشابه‌اند. مقادیر A_V و R_i را برحسب پارامترهای هیبرید h ترانزیستور محاسبه نمایید ($h_{re} = h_{oe} = ۰$).



شکل م-۲۸

۲۹. برای مقادیر بسیار بزرگ β و $V_{BE} = ۰/۷\ V$، ولتاژ DC نقاط A و B شکل م-۲۹ را به دست آورید. بهره ولتاژ و مقاومتهای ورودی و خروجی را برای حالتهای زیر محاسبه کنید.

الف) مدار را مطابق شکل م-۲۹ در نظر بگیرید.

ب) خازن C را حذف نمایید.

ج) برای بند (الف) با فرض $V_{CE}(sat) = ۰/۲\ V$، بزرگترین دامنه موج سینوسی خروجی بدون برش و اعوجاج چقدر خواهد بود؟



شکل م-۲۹

۳۰. در تقویت‌کننده شکل م-۳۰ ترانزیستورها مشابه و برای آنها $h_{ie} = ۱\ K\Omega$ و $h_{fe} = ۵۰$ است. کمیتهای A_I، A_V، A_{V_s}، R_i و R_o را محاسبه نمایید.



شکل م-۳۰

۳۱. شکل م-۳۱ یک **تقویت‌کننده تفاضلی** است. در این تقویت‌کننده Q_1 و Q_2 کاملاً مشابه‌اند و $h_{ie} = ۷۰۰\ \Omega$ و $h_{fe} = ۲۰۰$ است. مطلوب است محاسبه R_i و A_{V_s}.



شکل م-۳۱

۳۲. در تقویت‌کننده‌های شکل م-۳۲، کمیتهای A_I، A_V، R_i و R_o را محاسبه نمایید. ترانزیستورها مشابه، $h_{oe}^{-1} = ۴۰\ K\Omega$، $h_{ie_2} = ۱\ K\Omega$ و $h_{fe} = ۱۰۰$ است.





شکل م-۳۲

۳۳. با فرض $V_{BE} = ۰/۷\,V$ و $h_{fe} = ۱۰۰$ برای همه ترانزیستورها، ولتاژهای DC نقاط $B_۱$ و $B_۲$ را در شکل م-۳۳ به دست آورید. همچنین ولتاژ DC خروجی و بهره ولتاژ A_V را محاسبه نمایید.



شکل م-۳۳

۳۴. در مدار شکل م-۳۴ مقاومتهای $R_۱$، $R_۲$ و $R_۳$ را طوری محاسبه نمایید که شرایط زیر به طور همزمان برقرار باشد.

- $V_{CEQ} = ۵\,V$ باشد.
- به ازای $h_{fe} = ۳۰۰$ مقاومت ورودی حداکثر شود.
- مدار از پایداری مطلوبی نسبت به تغییرات β برخوردار باشد.



شکل م-۳۴

۳۵. در مدار تقویت‌کننده کلکتور مشترک شکل م-۳۵ با فرض $h_{ie_۱} = ۱\,K\Omega$، $h_{oe}^{-۱} = ۴۰\,K\Omega$، $h_{fe} = ۱۰۰$، $A_{V_۱} = \frac{V_{e_۱}}{V_{b_۱}} = ۰/۹۶$ و $A_{V_۲} = \frac{V_{e_۲}}{V_{b_۲}} = ۰/۹۸$، مقدار دقیق R_i را محاسبه کنید و توضیح دهید از چه روشی و چگونه مقاومت ورودی تقویت‌کننده افزایش یافته است؟



شکل م-۳۵

۳۶. در مدار تقویت‌کننده شکل م-۳۶ ترانزیستورها مشابه و β آنها بسیار بزرگ فرض می‌شود. با فرض $V_{CE}(sat) = ۰/۲\,V$، $V_{BE}(ON) = ۰/۷\,V$ و $h_{re} \cong h_{oe} \cong ۰$،

الف) مقادیر جریان I_{CQ} و ولتاژ V_{CEQ} را برای هر یک از ترانزیستورها به دست آورید.

ب) مقادیر کمیتهای A_V، $A_{V_۱} = \frac{V_{o_۱}}{V_i}$، A_I، R_i و R_o را محاسبه کنید.



شکل م-۳۶

۳۷. در مدار تقویت‌کننده شکل م-۳۷، β ترانزیستورها بسیار بزرگ است.

الف) مختصات نقطه کار DC هر یک از ترانزیستورها را به دست آورید.

ب) مقادیر A_V، A_{V_s}، A_I، R_i و R_o را محاسبه نمایید.



شکل م-۳۷

۳۸. در مدار تقویت‌کننده شکل م-۳۸ با فرض $h_{fe}=۵۰$ و $h_{oe}\cong h_{re}\cong ۰$ برای هر دو ترانزیستور،

الف) نقطه کار هر یک از ترانزیستورها را تعیین کنید.

ب) مقادیر R_i، A_V، A_{V_s}، A_I و R_o را محاسبه نمایید.



شکل م-۳۸

۳۹. در تقویت‌کننده شکل م-۳۹ ترانزیستورها مشابه‌اند. با فرض $h_{fe}=۱۰۰$

الف) مختصات نقطه کار DC ترانزیستورها را تعیین کنید.

ب) A_V، A_I، R_i و R_o را به دست آورید.

ج) حداکثر دامنه نوسان متقارن برای $V_{ce_۱}$ و $V_{ce_۲}$ را به دست آورده و از آنجا حداکثر دامنه نوسان متقارن ولتاژ ورودی V_s را محاسبه کنید.



شکل م-۳۹

۴۰. در تقویت‌کننده شکل م-۴۰ ترانزیستورها مشابه، $h_{fe}=۱۰۰$ و $V_{CE}(sat)=۰٫۲\,V$ است.

الف) $R_{B_۱}$ را طوری تعیین کنید که دامنه نوسان متقارن ولتاژ خروجی $Q_۲$ حداکثر شود.

ب) با فرض $h_{oe}^{-۱}=۴۰\,K\Omega$ و $h_{re}=۰$، A_{V_s} را محاسبه کنید.



شکل م-۴۰

۴۱. در مدار شکل م-۴۱ با فرض $h_{oe}^{-۱}=۴۰\,K\Omega$، $h_{re}\cong ۰$، $h_{fe}=۵۰$ و $V_{CE}(sat)=۰٫۲\,V$

الف) مقاومت $R_۱$ را طوری تعیین کنید که دامنه نوسان متقارن ولتاژ خروجی حداکثر شود.

ب) با فرض $R_۱=۵٫۶\,K\Omega$ مقادیر کمیتهای A_V، A_I، R_i و R_o را به دست آورید.



شکل م-۴۱

۴۲. مسائل شماره ۶ و ۷ را با استفاده از مدل هیبرید π حل کنید.

۴۳. مسأله ۱۹ را با فرض $V_A = ۱۰۰$ و با استفاده از مدل هیبرید π حل کنید.

۴۴. مساله ۳۲ را با فرض $I_{C_۱} = I_{C_۲} = ۷/۵\,mA$، $\beta = ۲۰۰$ و با استفاده از مدل هیبرید π حل کنید.

۷

ترانزیستورهای اثر میدان

در این فصل به مطالعه یکی دیگر از عناصر الکترونیکی به نام **ترانزیستور اثر میدان** (*FET*)[1] می‌پردازیم. در این ترانزیستور مبنای کار بر کنترل جریان الکتریکی توسط یک میدان الکتریکی است. اصولاً در *FET* تنها یک نوع حامل بار الکتریکی (الکترون آزاد یا حفره) در ایجاد جریان دخالت دارد (در ترانزیستور پیوندی دوقطبی نه تنها حاملهای اکثریت بلکه حاملهای اقلیت نیز در جریان نقش دارند). از این رو *FET* را **ترانزیستور یک قطبی** نیز می‌نامند. به طور کلی این ترانزیستورها دو نوع هستند؛ نوع اول *FET* پیوندی یا *JFET*[2] و نوع دوم *MOSFET*[3] که به اختصار *MOS* نامیده می‌شود.

این ترانزیستورها عمدتاً در مدارهای مجتمع خصوصاً در تراشه‌های دیجیتال مورد استفاده قرار می‌گیرند. در این تراشه‌ها غالباً هزاران *MOS* وجود دارند که نه تنها به عنوان عناصر فعال بلکه به جای مقاومت و خازن نیز به‌کار رفته‌اند. در مقایسه با بسیاری از تراشه‌های ترانزیستور پیوندی دوقطبی، مدارهای مجتمع ساخته شده با *MOS* از پیچیدگی بیشتر ولی در عین حال از هزینه و فضای کمتر و

1. Field Effect Transistor *2. Junction Field Effect Transistor*
3. Metal–Oxide–Semiconductor Field Effect Transistor

فرایند تولید ساده‌تر برخوردار هستند. در همین راستا امروزه اکثریت تراشه‌های *VLSI* با استفاده از فن‌آوری *MOS* ساخته می‌شوند. البته سرعت کمتر *FET* در مقایسه با *BJT* را نمی‌توان نادیده گرفت. اما به هر حال، در کنترل صنعتی، ابزار الکترونیکی خودکار، الکترونیک نوری، مدارهای سوئیچینگ تلفنی و بسیاری کاربردهای مشابه دیگر، مسائل دیگری غیر از الکترونیک تعیین‌کننده سرعت بوده و مسأله اقتصادی بیشترین اهمیت را داراست. علاوه بر این امروزه با پیشرفت فن‌آوری، هر روزه *FET*های با سرعت بیشتر به بازار عرضه می‌شوند. در الکترونیک خطی (غیر دیجیتال) بعضی از ویژگیهای *FET* از جمله مقاومت ورودی زیاد و اغتشاش کم از اهمیت ویژه‌ای برخوردار است.

در این فصل ضمن آشنایی با ساختمان، طرز کار و مشخصه‌های *JFET* و *MOSFET*، مدارهای کاربردی آنها شامل تقویت‌کننده‌ها، کلیدها، منابع جریان، بار فعال و . . . را نیز مورد مطالعه قرار می‌دهیم.

۷-۱ ساختمان *JFET*

اساس ساختمان *JFET* در شکل ۷-۱-الف نشان داده شده است. همان‌طور که ملاحظه می‌شود دو قطعه بلور P یک لایه نوع N را در میان گرفته‌اند. لایه N در حقیقت یک کانال عبور الکترونها از سر سورس[1] (S) به طرف درین[2] (D) است. جریان در این کانال توسط میدان الکتریکی که از طریق سرهای گیت[3] (G) اِعمال می‌شود کنترل‌پذیر است. این *JFET* دارای کانال نوع N بوده و *NJFET* نام دارد. در ساختمان واقعی *NJFET* یک سر گیت بیشتر وجود ندارد و قسمتهای کانال و گیت بر روی یک قسمت پایه از نوع P به وجود آمده‌اند. در نوع *PJFET*، کانال از نوع P و قسمتهای گیت آن از نوع N می‌باشند. علامت مداری *JFET*های کانال N و P به ترتیب در شکلهای ۷-۱-ب و ۷-۱-ج نشان داده شده‌اند. در بعضی از مراجع سر پیکان‌دار مربوط به گیت در وسط ناحیه بین درین و سورس رسم می‌شود.



شکل ۷-۱: اساس ساختمان و علامت مداری *JFET*

1. *Source* 2. *Drain* 3. *Gate*

۷-۲ طرز کار و مشخصه‌های *JFET*

اساس کار *JFET* بر مبنای کنترل جریان حاملهای الکتریکی بین سرهای سورس و درین از طریق تغییر مقاومت ناحیه کانال است. افزایش مقاومت ناحیه کانال با ازدیاد عرض ناحیه تهی ایجاد شده توسط بایاس معکوس پیوند گیت و کانال، صورت می‌گیرد. برای درک مطلب یک *JFET* کانال N را در نظر بگیرید. در این ترانزیستور جریان کانال را الکترونهایی که از طرف سورس به درین می‌روند به وجود می‌آورند. عامل حرکت این الکترونها اتصال سر درین به قطب مثبت منبع ولتاژ است. برای ایجاد ناحیه تهی بین گیت و کانال، گیت را به قطب منفی منبع ولتاژ وصل می‌کنیم ($V_{GS} < 0$). در شکلهای ۷-۲-الف و ۷-۲-ب، $V_{GS} = 0$ در نظر گرفته شده است. در این حالت ایجاد ناحیه تهی در کانال به علت مثبت بودن ولتاژ درین نسبت به گیت است. با حرکت به سمت سورس در طول کانال این اختلاف پتانسیل کاهش یافته و در نتیجه عرض ناحیه تهی نیز کم می‌شود.

با افزایش V_{DS}، بایاس معکوس بین درین و گیت بیشتر شده و عرض کانال در نواحی نزدیک درین کاهش می‌یابد. این تغییر حالت کانال باعث افزایش مقاومت آن می‌شود. کاهش شیب منحنی مشخصه مربوط به $V_{GS} = 0$ در شکل ۷-۳ به علت همین افزایش مقاومت بین درین و سورس است. در شکل ۷-۳ ملاحظه می‌کنیم که هنگامی که منحنی به نقطه A می‌رسد جریان I_D با افزایش ولتاژ V_{DS} تقریباً ثابت باقی می‌ماند. علت این امر کاهش بیشتر عرض کانال و نهایتاً فشردگی کانال در نزدیکی ناحیه درین است. منظور از فشردگی کانال در حقیقت کاهش عرض کانال تا مرز نزدیک به بسته شدن آن است. در این حالت کانال مقاومت الکتریکی نسبتاً زیادی از خود نشان می‌دهد و شیب منحنی مشخصه خروجی تقریباً صفر می‌شود.

افزایش بیشتر V_{DS} پس از فشردگی کانال باعث تقویت میدان الکتریکی در ناحیه تهی شده و تنگتر شدن بیشتر کانال را به همراه نخواهد داشت. از نقطه نظر عبور جریان، در هنگام فشردگی کانال ظرفیت عبور جریان الکتریکی از کانال محدود شده و عملاً با افزایش ولتاژ V_{DS} عبور جریان بیشتر ممکن نیست. به عبارت دیگر جریان به حد اشباع (I_{DSS}) خود می‌رسد. ازدیاد بیش از حد ولتاژ V_{DS} باعث ایجاد شکست ضرب بهمنی در پیوند $P-N$ گیت ـ درین گردیده و افزایش ناگهانی جریان I_D را به همراه خواهد داشت. در شکل ۷-۳ منحنی‌های مشخصه برای ولتاژهای V_{GS} از صفر تا ۴- ولت نشان داده شده است. برای $V_{GS} < 0$ کانال باریک‌تر بوده و فشردگی کانال به ازای ولتاژ V_{DS} کمتری اتفاق می‌افتد. در حقیقت فشردگی کانال به ازای یک ولتاژ منفی معین V_{GD} موسوم به **ولتاژ فشردگی** (V_P) اتفاق می‌افتد. بنابراین با منفی شدن V_{GS} ولتاژ V_{DS} مربوط به فشردگی کاهش می‌یابد ($V_{DS} = (V_{GS} - V_{GD})$. مکان نقاط $V_{GD} = V_P$ در شکل ۷-۳ توسط منحنی خط‌چین مشخص شده است. این منحنی **مکان فشردگی** نام دارد. مکان فشردگی منحنی $V_{GS} = -4\,V$ را در



الف) ایجاد ناحیه تهی متقارن به علت بایاس معکوس بین کانال و گیت و V_{DS} کوچک



ب) فشردگی در کانال در نواحی اطراف درین به علت افزایش ولتاژ V_{DS}

شکل ۷-۲: نحوه عملکرد یک *NJFET*



شکل ۷-۳: مشخصه خروجی یک *NJFET*

مبدأ قطع می‌کند. برای این *JFET*، $-V_P = ۴V$ است و به ازای $V_{GS} = -۴V$ تقریباً هیچ‌گونه جریانی از کانال نمی‌گذرد. در این حالت فشردگی حالت نقطه‌ای ندارد بلکه در سراسر کانال پیش رفته و راه برای عبور هر گونه جریانی بسته شده است. به عبارت دیگر فشردگی کامل ایجاد شده است که اصطلاحاً می‌گویند *JFET* در وضعیت قطع قرار گرفته است.

بر روی مشخصه *JFET*، ناحیه بالای منحنی $V_{GS} = V_P$ و سمت راست مکان فشردگی را ناحیه اشباع یا فعال گویند. توجه کنید بر خلاف ترانزیستور پیوندی که در آن نواحی اشباع و فعال دو ناحیه جداگانه‌اند، در *JFET* این دو ناحیه یکی هستند. ناحیه اشباع در واقع ناحیه خطی کار *JFET* است. ناحیه سمت چپ مکان فشردگی ناحیه اهمیک[1] یا تریود[2] نام دارد. در این کتاب برای دو ناحیه مذکور به ترتیب عناوین اشباع و تریود را استفاده خواهیم کرد.

همان‌طور که ملاحظه شد در *NJFET*، $I_D = I_{DS} \geq ۰$، $V_{DS} \geq ۰$ و $V_P < ۰$ است. در *PJFET*، حاملهای اکثریت حفره‌ها هستند که از سورس به درین می‌روند و بنابراین $I_{SD} \geq ۰$، $V_{SD} \geq ۰$ و $V_P > ۰$ است.

یکی از خصوصیات مهم *JFET* در فرکانسهای پایین، مقاومت ورودی بزرگ آن از سر گیت است. این مقاومت زیاد در حقیقت از آنجا ناشی می‌شود که پیوند $P-N$ گیت ـ کانال در همه کاربردهای *JFET* به صورت معکوس بایاس شده و از آن تنها جریان اشباع معکوس عبور می‌کند. جریان گیت این ترانزیستور بسیار ناچیز است و در عمل آن را صفر فرض می‌کنند. چنانچه پیوند $P-N$ مذکور به صورت مستقیم بایاس شود نه تنها کار *JFET* دچار اختلال خواهد شد بلکه به علت افزایش جریان مستقیم گیت ـ کانال، *JFET* در معرض سوختن قرار می‌گیرد. عملاً حداکثر

1. *Ohmic* 2. *Triode*

V_{GS} مجاز (در $PJFET$ حداکثر V_{SG}) برابر V ۰٫۵ در نظر گرفته می‌شود. در جدول ۷-۱ محدوده تغییرات ولتاژهای V_{GS} و V_{GD} در نواحی اشباع و تریود برای $JFET$های کانال N و P مشخص شده است. همان‌طور که در جدول مشاهده می‌شود روابط مربوط به $JFET$ کانال P با تغییر محل G در اندیس ولتاژها در روابط $JFET$ کانال N به دست می‌آیند.

جدول ۷-۱: محدودیت ولتاژهای مختلف $JFET$ در نواحی اشباع و تریود

نوع $JFET$	ناحیه اشباع	ناحیه تریود
کانال N  $V_{DS} > ۰$ $V_P < ۰$	$V_{GD} < -\lvert V_P \rvert$ $-\lvert V_P \rvert < V_{GS} < ۰٫۵$	$V_{GD} > -\lvert V_P \rvert$ $-\lvert V_P \rvert < V_{GS} < ۰٫۵$
کانال P  $V_{SD} > ۰$ $V_P > ۰$	$V_{DG} < -\lvert V_P \rvert$ $-\lvert V_P \rvert < V_{SG} < ۰٫۵$	$V_{DG} > -\lvert V_P \rvert$ $-\lvert V_P \rvert < V_{SG} < ۰٫۵$

مثال ۷-۱: در هر یک از مدارهای شکل ۷-۴، مشخص کنید $JFET$ در چه ناحیه‌ای کار می‌کند ($|V_P| = ۳V$).

حل:

الف) $JFET$ کانال N است با

$$V_{GS} = ۰ > -۳ \quad , \quad V_{GD} = -۵ < -۳$$



شکل ۷-۴: مدارهای مثال ۷-۱

پس $JFET$ در ناحیه اشباع کار می‌کند.

ب) $JFET$ کانال N است با

$$V_{GS} = ۰ > -۳ \quad , \quad V_{GD} = -۲ > -۳$$

پس $JFET$ در ناحیه تریود کار می‌کند.

ج) $JFET$ کانال N است با

$$V_{GS} = -۲ > -۳ \quad , \quad V_{GD} = -۳ = V_P$$

پس $JFET$ در مرز نواحی اشباع و تریود کار می‌کند (یعنی نقطه کار روی مکان فشردگی قرار دارد).

د) $JFET$ کانال P است با

$$V_{SG} = ۰ > -۳ \quad , \quad V_{DG} = -۵ < -۳$$

پس $JFET$ در ناحیه اشباع کار می‌کند.

ه) $JFET$ کانال P است با

$$V_{SG} = -۵ < -۳ \quad , \quad V_{DG} = -۸ < -۳$$

پس $JFET$ در ناحیه قطع کار می‌کند.

و) $JFET$ کانال P است با

$$V_{SG} = -۲ > -۳ \quad , \quad V_{DG} = -۷ < -۳$$

پس $JFET$ در ناحیه اشباع کار می‌کند.

■

معادلات جریان درین

با توجه به منحنی‌های مشخصه $JFET$ در ناحیه اشباع، جریان i_D تقریباً تنها تابع v_{GS} بوده و با تغییر v_{DS} تغییرات قابل ملاحظه‌ای ندارد. تغییرات جریان i_D برحسب v_{GS} در ناحیه اشباع را می‌توان توسط رابطه زیر موسوم به **معادله شاکلی**[1] بیان نمود:

$$i_D = I_{DSS}\left(۱ - \frac{v_{GS}}{V_P}\right)^۲ \qquad (۷-۱)$$

1. *Shockley*

در این معادله از تغییرات جریان درین در ناحیه اشباع صرف‌نظر شده است. معادله مذکور برای هر دو نوع *JFET* کانال *N* و *P* صادق است. در این معادله I_{DSS} جریان اشباع درین ـ سورس به ازای $v_{GS} = ۰$ است. در شکل ۷-۵-الف منحنی معادله مذکور در صفحه $(v_{GS}\ ,\ i_D)$ رسم شده است. از آنجا که در *JFET*، v_{GS} ولتاژ ورودی و i_D جریان خروجی است، این منحنی را مشخصه انتقالی *JFET* می‌نامند. برای *JFET* کانال *P* منحنی مشخصه به همین شکل باقی خواهد ماند مشروط بر اینکه محور افقی را به v_{SG} تبدیل کنیم.

در شکل ۷-۵-ب اثر تغییر دما بر منحنی‌های مشخصه انتقالی نشان داده شده است. در حقیقت پارامترهای I_{DSS} و V_P تابع دما هستند. بررسیهای نظری نشان می‌دهد که V_P علاوه بر ابعاد هندسی کانال به اختلاف پتانسیل تماس $(V_۰)$ مربوط به پیوند *P–N* گیت ـ کانال نیز بستگی دارد. این وابستگی به گونه‌ای است که تغییرات V_P نسبت به دما برابر و در خلاف جهت تغییرات $V_۰$ نسبت به دماست.

$$\frac{dV_۰}{dT} = \frac{d|V_P|}{dT} = k \qquad k = ۲٫۵\, mV/°C$$

از طرف دیگر I_{DSS} به ابعاد کانال، ضریب رسانایی کانال و پارامتر V_P بستگی دارد. این وابستگی به نحوی است که I_{DSS} با افزایش دما کاهش می‌یابد $(I_{DSS} \propto T^{-۳/۲})$. به عبارت دیگر تغییرات حرارتی I_{DSS} و V_P در جهت مخالف یکدیگر تأثیر نموده و منحنی‌های مشخصه انتقالی در یک نقطه همدیگر را قطع می‌کنند. این نقطه که در آن ضریب حرارتی صفر است، در واقع مناسبترین نقطه کار برای *JFET* می‌باشد.

به طور کلی در *JFET* برای جلوگیری از تغییر نقطه کار با دما، اولاً از *JEFT*های با $|V_P|$ بزرگ استفاده می‌نمایند تا تغییرات نسبی حرارتی آن قابل توجه نباشد، ثانیاً سعی می‌شود نقطه کار در



الف) منحنی مشخصه انتقالی



ب) اثر تغییر دما در منحنی مشخصه انتقالی

شکل ۷-۵: مشخصه انتقالی *JFET*

محل تلاقی مشخصه‌های انتقالی (نقطه *Q*) انتخاب شود. محل این نقطه را می‌توان از طریق آزمایش یا با مراجعه به کتابهای اطلاعات مربوط به *JFET* مشخص نمود.

در ناحیه تریود برخلاف ناحیه اشباع، جریان i_D نسبت به تغییر v_{DS} حساس است. مطالعات نظری و نتایج تجربی نشان می‌دهند که در این ناحیه معادله جریان i_D به صورت زیر است:

$$i_D = I_{DSS}\left[۲\left(\frac{v_{GS}}{V_P} - ۱\right)\frac{v_{DS}}{V_P} - \left(\frac{v_{DS}}{V_P}\right)^۲\right] \qquad (۲-۷)$$

در ولتاژهای v_{DS} کوچک می‌توان از جمله درجه دوم صرف‌نظر نمود. در این محدوده از مشخصه، جریان i_D با ولتاژ v_{DS} متناسب شده و منحنی‌ها به خطوط راست گذرنده از مبدأ تبدیل می‌شوند. شیب این خطها بیان کننده عکس مقاومت بین درین و سورس (r_{DS}) است.

$$r_{DS} = \left.\frac{v_{DS}}{i_D}\right|_{V_{DS}} = \left[\frac{۲I_{DSS}}{V_P}\left(\frac{V_{GS}}{V_P} - ۱\right)\right]^{-۱} \qquad (۳-۷)$$

بدین ترتیب مقاومت r_{DS} یک مقاومت متغیر با ولتاژ (VVR)[1] خواهد بود که می‌توان با تغییر ولتاژ v_{GS} مقدار آن را کنترل نمود.

در مرز نواحی اشباع و تریود $v_{GD} = V_P$ است. بنابراین

$$v_{GS} = v_{GD} + v_{DS} = V_P + v_{DS} \qquad (۴-۷)$$

با جایگزینی در رابطه ۷-۲ معادله زیر برای مکان فشردگی به دست می‌آید:

$$i_D = I_{DSS}\left(\frac{v_{DS}}{V_P}\right)^۲ \qquad (۵-۷)$$

در شکل ۷-۳ این مکان به صورت خط چین نشان داده شده است.

۷-۳ مدارهای بایاس *JFET*

از نکات مهمی که در طراحی بایاس *JFET* در مدارهای تقویت‌کننده خطی باید در نظر داشت یکی قرار گرفتن نقطه کار در وسط ناحیه اشباع به منظور افزایش حداکثر دامنه نوسان خروجی و دیگری پایداری نقطه کار در برابر تغییر دما و نیز تغییر پارامترهاست.

به علت خطی نبودن مشخصه خروجی و اینکه در ناحیه اشباع i_D تابع خطی v_{GS} نیست، از *JFET* در طراحی تقویت‌کننده‌های خطی سیگنال بزرگ نمی‌توان استفاده نمود. کاربرد این ترانزیستور عمدتاً به عنوان طبقه ورودی در تقویت‌کننده‌های فرکانس پایین، به دلیل مقاومت ورودی زیادی که دارد، متداول است.

---

1. Voltage Variable Resistor

مشکل پایداری نقطه کار تا آنجا که به تغییرات حرارتی پارامترها ارتباط دارد با انتخاب نقطه کار در محل مناسبی از مشخصه انتقالی که حساسیت حرارتی آن نزدیک صفر است تا حد قابل قبولی برطرف می‌شود. اما مشخص نبودن پارامترهای هر ترانزیستور به طور دقیق و نیز تغییر آنها با تعویض یک ترانزیستور (حتی با نوع مشابه خودش) نکته دیگری است که باید در طراحی مدار بایاس به آن توجه نمود.

در شکل ۷-۶ سه مدار پیشنهادی برای بایاس *JFET* ارائه شده است. در مدار ۷-۶-الف بایاس V_{GS} توسط منبع ولتاژ V_{GG} تأمین می‌شود. از آنجا که جریان گیت (I_G) برابر صفر است ولتاژ V_{GS} برابر $-V_{GG}$ خواهد شد. خط بار L_1 در شکل ۷-۷ مربوط به این مدار است. در *JFET* خط بار را در صفحه مختصات مشخصه انتقالی رسم می‌کنند. معادله خط L_1 در واقع همان $V_{GS} = -V_{GG}$ است. فرض کنید در اینجا منظور ایجاد نقطه کار در محل Q باشد. خط بار L_2 مربوط به مدار شکل ۷-۶-ب نیز از نقطه Q می‌گذرد. معادله این خط بار با نوشتن معادله *KVL* در حلقه سورس ـ گیت به صورت زیر به دست می‌آید:

$$R_G I_G + V_{GS} + R_S I_D = 0 \qquad (۶-۷)$$

و با جایگزینی $I_G = 0$ خواهیم داشت

$$V_{GS} = -R_S I_D \qquad (۷-۷)$$

در مدار شکل ۷-۶-ج که به مدار **خود بایاس** مشهور است ولتاژ گیت از تقسیم ولتاژ V_{DD} توسط مقاومتهای R_1 و R_2 تأمین می‌شود (توجه کنید $I_G = 0$ است). در این شکل بر اساس معادله *KVL* در حلقه شامل V_{GS} می‌توان نوشت



شکل ۷-۶: مدارهای مختلف بایاس *JFET*



شکل ۷-۷: مشخصه انتقالی و خط بارهای مربوط به مدارهای بایاس شکل ۷-۶

$$-V_G + V_{GS} + R'_S I_D = 0 \qquad (۸-۷)$$

یا

$$V_{GS} = V_G - R'_S I_D \qquad (۹-۷)$$

رابطه ۷-۹ در واقع معادله خط بار L_3 است. این خط بار نیز از نقطه Q مورد نظر می‌گذرد. از مقایسه مدارهای بایاس مذکور نتایج زیر حاصل می‌شود:

مدار ۷-۶-الف به دلیل استفاده از یک منبع ولتاژ اضافی به هیچ وجه مطلوب نیست. همچنین این طرح از پایداری مناسبی نیز برخوردار نیست. برای روشن شدن این مطلب فرض کنید پارامترهای V_P و I_{DSS} به ترتیب بین مقادیر V_{P_1} تا V_{P_2} و I_{DSS_1} تا I_{DSS_2} تغییر کنند. در این صورت به جای منحنی مشخصه وسطی در شکل ۷-۷ مشخصه‌های (۱) و (۲) را خواهیم داشت. در این حالت تغییر جریان I_D برای مدار بایاس ۷-۶-الف مطابق شکل به اندازه Δ_1 و تقریباً غیر قابل قبول است.

در مدار ۷-۶-ب شیب خط بار L_2 توسط R_S قابل تغییر است. ولی چنانچه بخواهیم با انتخاب R_S بزرگتر، میزان انحراف Δ_2 در جریان I_D را کاهش دهیم، نقطه کار از محل Q جابه‌جا خواهد شد. در هر صورت این مدار در مقایسه با مدار ۷-۶-الف از وضعیت بهتری برخوردار بوده و نقطه کار آن پایدارتر است.

مدار ۷-۶-ج در حقیقت کاملترین مدار بایاس *JFET* است. در این مدار با انتخاب مناسب مقادیر R_1، R_2 و R'_S ($R'_S > R_S$) خط بار L_3 از نقطه Q گذشته و ضمناً میزان انحراف Δ_3 نیز در

حد مطلوبی کاهش می‌یابد. همان‌طور که در شکل ۷-۷ مشاهده می‌شود میزان انحراف جریان $\Delta_۳$ مربوط به مدار خود بایاس به مراتب کمتر از دو مدار دیگر است.

در انتخاب مقاومتهای بایاس $R_۱$ و $R_۲$ در مدار ۷-۶-ج یا R_G در مدار ۷-۶-ب، توجه به این نکته مهم ضروری است که اثر مقاومت ورودی بزرگ *JFET* توسط مقاومتهای بایاس کوچک خنثی نشود. در مدار بایاس شکل ۷-۶-ج مقاومت ورودی مدار عملاً توسط ترکیب موازی $R_۱$ و $R_۲$ تعیین می‌شود. معمولاً اندازه این مقاومتها را در حدود مگااهم انتخاب می‌کنند. انتخاب مقاومتهای بایاس خیلی بزرگ نیز مناسب نیست؛ چرا که باعث افزایش اغتشاش در ورودی تقویت‌کننده خواهد شد.

مثال ۷-۲: در مدار شکل ۷-۶-ب پارامترهای *JFET* عبارت از $|V_P| = ۴V$ و $I_{DSS} = ۱۶\,mA$ هستند. با فرض $R_S = ۱\,K\Omega$، $R_D = ۴\,K\Omega$ و $V_{DD} = ۲۰\,V$ مقادیر I_D و V_{DS} نقطه کار را محاسبه کنید.

حل:

با استفاده از رابطه ۷-۷ داریم

$$V_{GS} = -R_S I_D = -I_D$$

$$I_D = I_{DSS}\left(۱ - \frac{V_{GS}}{V_P}\right)^۲ = ۱۶\left(۱ - \frac{-I_D}{-۴}\right)^۲$$

از حل معادله درجه دوم فوق برای I_D دو مقدار ۲٫۴۴ و ۶٫۵۶ به دست می‌آید که تنها $I_D = ۲٫۴۴\,mA$ می‌تواند پاسخ صحیح باشد. زیرا V_{GS} حاصل از آن از V_P بزرگتر خواهد شد. پس

$$I_{DQ} = ۲٫۴۴\,mA$$

با نوشتن معادله *KVL* در حلقه درین ـ سورس داریم

$$V_{DSQ} = V_{DD} - I_{DQ}(R_S + R_D) = ۲۰ - ۲٫۴۴(۱ + ۴) = ۷٫۸\,V$$

■

۷-۴ تقویت‌کننده‌های *JFET* در فرکانسهای پایین

تقویت‌کننده‌های *JFET*، به علت مقاومت ورودی بزرگ این ترانزیستورها، عمدتاً در طبقه ورودی تقویت‌کننده‌های چندطبقه مورد استفاده قرار می‌گیرند. به کارگیری این تقویت‌کننده‌ها در طبقات بعدی، اولاً به خاطر بهره ولتاژ پایین و ثانیاً به دلیل غیرخطی بودن مشخصه انتقالی متداول

نیست.

در این بخش پس از معرفی مدل سیگنال کوچک *JFET* به بررسی پارامترهای تقویت‌کننده‌های سورس مشترک (*CS*) و درین مشترک (*CD*) خواهیم پرداخت.

مدل سیگنال کوچک *JFET*

برای دستیابی به مدل سیگنال کوچک *JFET* لازم است ابتدا رابطه جریان درین (i_d) با ولتاژ ورودی (v_{gs}) را پیداکنیم. با نگاهی به مشخصه‌های خروجی در می‌یابیم که جریان i_D در حقیقت به صورت یک تابع از دو متغیر v_{GS} و v_{DS} قابل بیان است.

$$i_D = f(v_{GS}, v_{DS}) \qquad (۱۰-۷)$$

با گرفتن دیفرانسیل از تابع مذکور خواهیم داشت

$$\Delta i_D \cong \left.\frac{\partial i_D}{\partial v_{GS}}\right|_{V_{DSQ}} \Delta v_{GS} + \left.\frac{\partial i_D}{\partial v_{DS}}\right|_{V_{GSQ}} \Delta v_{DS} \qquad (۱۱-۷)$$

اکنون دو پارامتر مهم سیگنال کوچک *JFET*، یعنی هدایت انتقالی (g_m) و مقاومت دینامیکی درین (r_d) را به صورت زیر تعریف می‌کنیم:

$$g_m = \left.\frac{\partial i_D}{\partial v_{GS}}\right|_{V_{DSQ}} \cong \left.\frac{\Delta i_D}{\Delta v_{GS}}\right|_{V_{DSQ}} \qquad (۱۲-۷)$$

$$r_d = \left.\frac{\partial v_{DS}}{\partial i_D}\right|_{V_{GSQ}} \cong \left.\frac{\Delta v_{DS}}{\Delta i_D}\right|_{V_{GSQ}} \qquad (۱۳-۷)$$

V_{DSQ} و V_{GSQ} مورد اشاره در روابط مذکور مختصات نقطه کار ترانزیستور هستند و تغییرات کمیتها در اطراف نقطه کار، مقادیر سیگنال کوچک کمیتهای مربوط را مشخص می‌نمایند. بنابراین رابطه ۷-۱۱ را می‌توان به شکل زیر نوشت:

$$i_d = g_m v_{gs} + \frac{۱}{r_d} v_{ds} \qquad (۱۴-۷)$$

مقدار پارامتر g_m معمولاً بین $۰٫۱\,mA/V$ تا $۱۰۰\,mA/V$ و پارامتر r_d برای ترانزیستورهای مختلف در محدوده $۱۰۰\,K\Omega$ تا $۱\,M\Omega$ تغییر می‌کند. پارامتر g_m را می‌توان با استفاده از معادله شاکلی برحسب پارامترهای I_{DSS} و V_P به دست آورد.

$$g_m = \left.\frac{\partial i_D}{\partial v_{GS}}\right|_{V_{DSQ}} = \frac{-۲I_{DSS}}{V_P}\left(۱ - \frac{V_{GSQ}}{V_P}\right) \qquad (۱۵-۷)$$

نظر به اینکه I_{DSS} مثبت بوده و V_P برای $JFET$ کانال N منفی و برای کانال P مثبت است، رابطه ۷-۱۵ را می‌توان به صورت کلی زیر بیان نمود:

$$g_m = ۲\left|\frac{I_{DSS}}{V_P}\right|\left(۱-\frac{V_{GSQ}}{V_P}\right) = g_{m_0}\sqrt{I_D/I_{DSS}} \qquad (۱۶-۷)$$

که در آن g_{m_0} برابر $۲|I_{DSS}/V_P|$ تعریف شده است. ملاحظه می‌شود که پارامتر g_m تابع جریان I_D نقطه کار است. همچنین وابستگی g_m به V_P و I_{DSS} به نحوی است که با افزایش دما مقدار این پارامتر کاهش می‌یابد.

پارامتر مهم دیگر سیگنال کوچک $JFET$، بهره ولتاژ (μ) بوده و به صورت زیر بیان می‌شود:

$$\mu = \left.\frac{-\partial v_{DS}}{\partial v_{GS}}\right|_{I_{DQ}} \cong \left.\frac{-\Delta v_{DS}}{\Delta v_{GS}}\right|_{I_{DQ}} = \left.\frac{-v_{ds}}{v_{gs}}\right|_{i_d=۰} \qquad (۱۷-۷)$$

با توجه به تعریف فوق و با استفاده از معادله ۷-۱۴ پارامتر μ برحسب دو پارامتر دیگر g_m و r_d به دست می‌آید. کافی است در معادله ۷-۱۴ مقدار i_d را مساوی صفر قرار داده و نسبت $-\frac{v_{ds}}{v_{gs}}$ را پیدا کنیم.

$$\mu = \left.\frac{-v_{ds}}{v_{gs}}\right|_{i_d=۰} = g_m r_d \qquad (۱۸-۷)$$

برای رسیدن به مدل سیگنال کوچک $JFET$، باید معادله ۷-۱۴ را مدنظر قرار داد. این معادله در واقع بیان قانون KCL در گره درین است. با این نقطه نظر مدار معادل سیگنال کوچک $JFET$ را می‌توان به صورت شکل ۷-۸-الف نمایش داد. در شکل ۷-۸-ب نمایش دیگری از مدل سیگنال کوچک (با تبدیل معادل نورتن به معادل تونن در شکل ۷-۸-الف) نشان داده شده است. مدلهای مذکور تنها در فرکانسهای پایین مفید هستند. در فرکانسهای بالا خازنهای بین گیت ـ درین، گیت ـ سورس و درین ـ سورس نیز وارد عمل می‌شوند که بحث آنها در اینجا مورد نظر نیست.



الف) مدار معادل نورتن — ب) مدار معادل تونن

شکل ۷-۸: مدل سیگنال کوچک $JFET$ در فرکانسهای پایین

تقویت‌کننده سورس مشترک

مدار تقویت‌کننده سورس مشترک در شکل ۷-۹-الف نشان داده شده است. در این شکل خازن کنارگذر C_b مقاومت R_S را از دید سیگنال حذف می‌کند. از نظر DC وجود این مقاومت برای تأمین ولتاژ بایاس V_{GS} ضروری است. شکل ۷-۹-ب مدار معادل سیگنال کوچک این تقویت‌کننده است. با استفاده از این شکل به محاسبه کمیتهای A_V، R_o و R_i می‌پردازیم.

محاسبه A_V: محاسبه بهره ولتاژ با استفاده از مدار معادل شکل ۷-۹-ب بسیار ساده است.

$$v_o = -i_d R_D = -\left(g_m v_{gs} + \frac{v_o}{r_d}\right) R_D$$

یا

$$v_o\left(۱+\frac{R_D}{r_d}\right) = -g_m v_{gs} R_D \qquad (۱۹-۷)$$

با توجه به $v_i = v_{gs}$ و رابطه ۷-۱۹ خواهیم داشت

$$A_V = \frac{v_o}{v_i} = \frac{v_o}{v_{gs}} = \frac{-g_m r_d R_D}{R_D + r_d} = \frac{-\mu R_D}{R_D + r_d} \qquad (۲۰-۷)$$

بهره ولتاژ این تقویت‌کننده همواره منفی است. به عبارت دیگر سیگنال درین به اندازه ۱۸۰° با سیگنال گیت اختلاف فاز دارد.

محاسبه R_o: برای محاسبه مقاومت خروجی، منبع سیگنال ورودی را اتصال کوتاه می‌کنیم. در این حالت منبع جریان کنترل شده $g_m v_{gs}$ برابر صفر می‌شود (مدار باز). بنابراین برای مقاومت خروجی تقویت‌کننده داریم



الف) مدار تقویت کننده — ب) مدار معادل سیگنال کوچک

شکل ۷-۹: تقویت‌کننده سورس مشترک

$$R_o = r_d \| R_D = \frac{r_d R_D}{r_D + R_D} \qquad (۲۱-۷)$$

در صورتی که $R_D \ll r_d$ باشد، $R_o \cong R_D$ خواهد شد.

محاسبه R_i: مقاومت ورودی این تقویت‌کننده برابر R_G است. به همین دلیل این مقاومت را معمولاً بزرگ انتخاب می‌کنند تا اثر مقاومت ورودی ذاتاً بزرگ *JFET* خنثی نشود.

مثال ۷-۳: در مدار تقویت‌کننده شکل ۷-۹-الف، با فرض $R_G = ۱\,M\Omega$، $R_S = ۵۰۰\,\Omega$، $R_D = ۲\,K\Omega$، $V_{DD} = ۱۶\,V$، $r_d = ۱۰۰\,K\Omega$، $|V_P| = ۴\,V$ و $I_{DSS} = ۱۶\,mA$، بهره ولتاژ و مقاومتهای ورودی و خروجی تقویت‌کننده را محاسبه نمایید.

حل:

برای محاسبه A_V باید g_m محاسبه شود. بنابراین ابتدا باید نقطه کار ترانزیستور به دست آید.

$$V_{GS} = -R_S I_D$$

$$I_D = I_{DSS}\left(۱ - \frac{V_{GS}}{V_P}\right)^۲ = ۱۶\left(۱ - \frac{-۰/۵ I_D}{-۴}\right)^۲$$

از حل معادله مذکور $I_D = ۴\,mA$ به دست می‌آید. جواب دیگر $۱۶\,mA$ قابل قبول نیست. (چرا؟)

$$g_m = ۲\left|\frac{I_{DSS}}{V_P}\right|\sqrt{I_D/I_{DSS}} = ۲ \times \frac{۱۶}{۴} \times \sqrt{۴/۱۶} = ۴\,mA/V$$

$$A_V = \frac{-g_m r_d R_D}{R_D + r_d} = \frac{-۴ \times ۱۰۰ \times ۲}{۲ + ۱۰۰} \cong -۷/۸۴$$

$$R_o = \frac{r_d R_D}{r_d + R_D} = \frac{۱۰۰ \times ۲}{۱۰۰ + ۲} \cong ۱/۹۶\,K\Omega$$

$$R_i = R_G = ۱\,M\Omega$$

■

تقویت‌کننده درین مشترک

مدار این تقویت‌کننده در شکل ۷-۱۰-الف نشان داده شده است. برای تجزیه و تحلیل این تقویت‌کننده مدار معادل سیگنال کوچک آن را در شکل ۷-۱۰-ب در نظر می‌گیریم.

محاسبه A_V: ابتدا با نوشتن معادله *KVL* در حلقه شامل R_S و r_d ولتاژ v_o را برحسب v_{gs} به دست می‌آوریم.



الف) مدار تقویت‌کننده



ب) مدار معادل سیگنال کوچک

شکل ۷-۱۰: تقویت‌کننده درین مشترک

$$v_o = \frac{\mu v_{gs}}{R_S + r_d} R_S \qquad (۲۲-۷)$$

اما ورودی را به گیت داده و خروجی از سر سورس گرفته شده است، در نتیجه

$$v_{gs} = v_i - v_o \qquad (۲۳-۷)$$

v_{gs} فوق را در رابطه ۷-۲۲ جایگزین می‌کنیم

$$v_o = \frac{\mu R_S}{R_S + r_d}(v_i - v_o) \qquad (۲۴-۷)$$

از رابطه اخیر A_V محاسبه می‌شود.

$$A_V = \frac{v_o}{v_i} = \frac{\mu R_S}{r_d + (\mu + ۱) R_S} \qquad (۲۵-۷)$$

در صورتی که $\mu = g_m r_d \gg ۱$ باشد، رابطه ۷-۲۵ را می‌توان به صورت زیر نوشت:

$$A_V = \frac{g_m R_S}{۱ + g_m R_S} \qquad (۲۶-۷)$$

بنابراین در این تقویت‌کننده بهره ولتاژ همواره کوچکتر از یک است. در صورتی که $g_m R_S \gg ۱$ باشد بهره ولتاژ به یک نزدیک می‌شود. در مشابهت با تقویت‌کننده امیتر فالوئر، این تقویت‌کننده را سورس **فالوئر** نیز نامیده‌اند. از تقویت‌کننده درین مشترک در وضعیت ایده‌آل آن می‌توان به عنوان مدار بافر استفاده نمود. در عمل به علت محدود بودن g_m در *JFET* و عدم امکان انتخاب R_S بزرگ، شرط $g_m R_S \gg ۱$ به سادگی تأمین نمی‌شود. راه حل عملی برای رسیدن به A_V نزدیک به یک این است که به جای R_S از یک منبع جریان استفاده نماییم. منبع جریان ضمن تأمین جریان I_D نقطه کار، از نظر سیگنال دارای مقاومت بی‌نهایت (حالت ایده‌آل) است. در بخشهای بعد چنین تقویت‌کننده‌ای را مورد بررسی قرار می‌دهیم.

محاسبه R_o: برای محاسبه مقاومت خروجی، v_i را اتصال کوتاه کرده و از منبع ولتاژ فرضی v_o مطابق مدار شکل ۷-۱۱ استفاده می‌کنیم. با توجه به اتصال کوتاه شدن نقطه G به زمین، ولتاژ v_{gs} برابر $-v_o$ خواهد بود. بنابراین چنانچه $R_S \parallel r_d$ را با R_S' نمایش دهیم خواهیم داشت

$$i_o = \frac{v_o}{R_S'} - g_m v_{gs} = v_o \left(\frac{1}{R_S'} + g_m \right) \qquad (۲۷-۷)$$

$$R_o = \frac{v_o}{i_o} = \frac{R_S'}{1 + g_m R_S'} = \frac{1}{g_m} \parallel R_S' \qquad (۲۸-۷)$$

در صورتی که $R_S' \gg 1$ باشد، $R_o = 1/g_m$ خواهد شد.

محاسبه R_i: با توجه به شکل ۷-۱۰-ب مقاومت ورودی این تقویت‌کننده برابر R_G است. برای رسیدن به یک مقاومت ورودی بسیار بزرگ می‌توان مطابق شکل ۷-۱۲ از روش بوت‌استرپ استفاده نمود.در این مدار مقاومت R_{G_1} طبق قضیه میلر با مقدار $R_{G_1}' = R_{G_1}/(1-A_V)$ در ورودی ظاهر می‌شود. معمولاً مقاومت R_{G_1} خیلی بزرگتر از R_{G_2} انتخاب می‌شود و در این صورت مقاومت معادل سورس (R_S') حدوداً برابر $R_{G_2} \parallel R_S$ می‌شود.

مثال ۷-۴: در مدار شکل ۷-۱۲ با فرض $R_{G_2} = 20\,K\Omega$، $R_{G_1} = 10\,M\Omega$، $R_S = 1\,K\Omega$، $r_d = 100\,K\Omega$، $|V_P| = 4\,V$ و $I_{DSS} = 8\,mA$، بهره ولتاژ و مقاومت ورودی تقویت‌کننده را به دست آورید.

حل:

ابتدا محاسبات DC را انجام می‌دهیم. برای این محاسبات کلیه خازنها مدار باز هستند.

$$V_{GS} = -I_D R_S = -I_D$$

$$I_D = I_{DSS} \left(1 - \frac{V_{GS}}{V_P} \right)^2 = 8 \left(1 - \frac{I_D}{4} \right)^2$$



شکل ۷-۱۱: مدار معادل سیگنال کوچک مناسب برای محاسبه R_o



شکل ۷-۱۲: مدار سورس فالوئر با خازن بوت استرپ

معادله اخیر دارای دو جواب ۲ و ۸ است که $I_D = 2\,mA$ جواب قابل قبول است.

$$g_m = 2 \left| \frac{I_{DSS}}{V_P} \right| \sqrt{I_D / I_{DSS}} = 2 \times \frac{8}{4} \times \sqrt{2/8} = 2\,mA/V$$

$$R_S' = R_S \parallel R_{G_2} = \frac{1 \times 20}{1 + 20} \cong 0/95\,K\Omega$$

$$A_V = \frac{g_m R_S'}{1 + g_m R_S'} = \frac{2 \times 0/95}{1 + 2 \times 0/95} \cong 0/65$$

$$R_i = R_{G_1}' = \frac{R_{G_1}}{1 - A_V} = \frac{10000}{1 - 0/65} = 28571\,K\Omega \cong 28/6\,M\Omega$$

■

انعکاس منابع و مقاومتها

منظور از انعکاس منابع و مقاومتهای متصل شده به یک $JFET$ از دید یک سر دیگر آن، پیدا کردن مقدار جدید آنهاست وقتی که به سر دیگر مدار منتقل شوند. مشابه کاری که در BJT انجام شد و نشان دادیم که انعکاس مقاومت R_E در مدار بیس به صورت $R_E(1 + h_{fe})$ است، در تقویت‌کننده‌های $JFET$ نیز می‌توان با در نظر گرفتن انعکاس مذکور، مقاومتها و منابع را به سرهای مختلف منتقل نمود. برای بررسی مسأله در کلی‌ترین حالت، مدار شکل ۷-۱۳ را مورد مطالعه قرار می‌دهیم.

انعکاس از دید درین: برای بررسی این حالت ابتدا به جای $JFET$ مدار معادل سیگنال کوچک آن را جایگزین می‌نماییم (شکل ۷-۱۴-الف). با نوشتن معادلات KVL به ترتیب در حلقه‌های ۱ و ۲ و در نظر گرفتن $i_g = 0$ رابطه لازم برای به دست آوردن انعکاس مورد نظر حاصل می‌شود.

$$v_g = R_G i_g + v_{gs} + R_S i_d + v_s = v_{gs} + R_S i_d + v_s \qquad (۲۹-۷)$$

$$v_d + \mu v_{gs} - v_s = (R_D + r_d + R_S) i_d \qquad (۳۰-۷)$$



شکل ۷-۱۳: شکل کلی یک تقویت‌کننده *JFET* با منابع سیگنال و مقاومتها در سرهای آن

پس از به دست آوردن v_{gs} از رابطه ۷-۲۹ و جایگزینی آن در رابطه ۷-۳۰ خواهیم داشت

$$v_d - R_D i_d = (\mu+1)v_s - \mu v_g + \left[(\mu+1)R_S + r_d\right] i_d \qquad (۳۱-۷)$$

رابطه ۷-۳۱ در حقیقت بیان معادله *KVL* در مدار شکل ۷-۱۴-ب است. این شکل به خوبی نحوه انعکاس مقاومتها و منابع سورس و گیت در مدار درین را نشان می‌دهد. با توجه به مطالب فوق می‌توان نتیجه گرفت که از دید درین منبع گیت (v_g) با ضریب ($\mu -$) و منبع و مقاومت سورس با ضریب ($\mu + ۱$) ظاهر می‌شوند.

انعکاس از دید سورس: با نوشتن معادلات *KVL* در حلقه‌های ۱ و ۲ در شکل ۷-۱۵-الف و ترکیب آنها می‌توان نوشت

$$v_s - i_s R_S = \frac{r_d + R_D}{\mu+1} i_s + \frac{1}{\mu+1}(\mu v_g + v_d) \qquad (۳۲-۷)$$



شکل ۷-۱۴: مدارهای معادل مربوط به انعکاس از دید درین



شکل ۷-۱۵: مدارهای معادل مربوط به انعکاس از دید سورس

با نگاهی به شکل ۷-۱۵-ب در می‌یابیم که رابطه ۷-۳۲ همان معادله *KVL* در این مدار است. شکل مزبور گویای این مطلب است که از دید سورس منبع گیت، با ضریب $\frac{\mu}{\mu+1}$ و منبع و مقاومت درین با ضریب $\frac{1}{\mu+1}$ ظاهر می‌شوند.

مثال ۷-۵: تقویت‌کننده شکل ۷-۱۶ را با $V_P = -۴\,V$، $I_{DSS} = ۱۲\,mA$، $r_d = ۱۰۰\,K\Omega$، $R_{S_1} = ۳۰۰\,\Omega$ و $R_{S_2} = ۲/۴\,K\Omega$ در نظر بگیرید.

الف) بهره ولتاژ را محاسبه نمایید.

ب) حداکثر دامنه نوسان ورودی برای اینکه ترانزیستور از ناحیه اشباع خارج نشود را به دست آورید.

ج) بندهای (الف) و (ب) را برای حالتی که R_{S_1} نیز بایپاس شده باشد حل کنید.

حل:

الف) ابتدا مدار را در حالت *DC* حل کرده و پارامتر g_m را به دست می‌آوریم.

$$V_{GG} = \frac{R_{G_2}}{R_{G_1}+R_{G_2}} V_{DD} = \frac{۰/۶}{۱/۴ + ۰/۶} \times ۲۰ = ۶\,V$$



شکل ۷-۱۶: مدار مثال ۷-۵

$$V_{GS} = V_{GG} - R_S I_D$$

$$= ۶ - (۲/۴ + ۰/۳)\, I_D = ۶ - ۲/۷\, I_D$$

$$I_D = ۱۲ \left(۱ - \frac{۶ - ۲/۷ I_D}{-۴} \right)^۲$$

جواب قابل قبول معادله فوق $I_D = ۲/۹۶\ mA$ است که به ازای آن $V_{GS} = -۲\ V$ خواهد شد.

$$g_m = \frac{۲ I_{DSS}}{|V_P|} \sqrt{I_D / I_{DSS}} = \frac{۲ \times ۱۲}{۴} \sqrt{۲/۹۶ / ۱۲} \cong ۲/۹۸\ mA/V$$

مدار معادل ac تقویت‌کننده از دید درین در شکل ۷-۱۷ آمده است. در این مدار داریم

$$R_G = R_{G_۱} \| R_{G_۲} = \frac{۱/۴ \times ۰/۶}{۱/۴ + ۰/۶} = ۰/۴۲\ M\Omega$$

$$v_g = \frac{v_s}{R_S + R_G} R_G = \frac{۴۲۰}{۱۰۰ + ۴۲۰} v_s = ۰/۸۱ v_s$$

$$R_L' = R_D \| R_L = \frac{۲/۷ \times ۲/۷}{۲/۷ + ۲/۷} = ۱/۳۵\ K\Omega$$

$$\mu = g_m r_d = ۲/۹۸ \times ۱۰۰ = ۲۹۸$$

$$v_o = \frac{-\mu v_g R_L'}{r_d + (\mu + ۱) R_{S_۱} + R_L'}$$

$$= \frac{-۲۹۸ \times ۰/۸۱ \times ۱/۳۵}{۱۰۰ + ۲۹۹ \times ۰/۳ + ۱/۳۵} v_s = -۱/۷ v_s$$

$$A_{v_s} = \frac{v_o}{v_s} = -۱/۷$$



شکل ۷-۱۷: مدار معادل سیگنال کوچک تقویت‌کننده شکل ۷-۱۶

ب) شرایط لازم برای اینکه *JFET* از ناحیه اشباع خارج نشود در جدول ۷-۱ آمده است. در حالتی که ولتاژهای ac و DC در مدار وجود دارند مجموع ac و DC باید در شرایط مذکور صدق نماید.

$$v_{GD} < -|V_P| \quad , \quad v_{GS} > -|V_P|$$

برای ولتاژهای گیت و درین داریم

$$V_G = V_{GG} = ۶\ V \quad , \quad V_D = V_{DD} - ۲/۷ I_D \cong ۱۲\ V$$

$$v_{GD} = v_G - v_D = (V_G + v_g) - (V_D + v_d)$$

اگر دامنه متغیرهای سیگنال را با فازورهای آنها نمایش دهیم، داریم

$$V_g = ۰/۸۱ V_s \quad , \quad V_d = V_o = A_{v_s} V_s$$

$$v_{GD} = (V_G - V_D) + V_g - V_d = V_P$$

$$= (۶ - ۱۲) + ۰/۸۱ V_s + ۱/۷ V_s = -۴\ V$$

$$V_s \cong ۰/۸\ V$$

با دامنه فوق اگر حداکثر v_{GS} را به همان ترتیب محاسبه نماییم مقدار $v_{GS} = -۱/۰۵ V$ حاصل می‌شود که با شرط ناحیه اشباع سازگار است $(-۱/۰۵ > V_P)$.

ج) اگر $R_{S_۱}$ نیز بایپاس شود، در مدار سیگنال $R_{S_۱} = ۰$ می‌شود و برای بهره ولتاژ داریم

$$A_{v_s} = \frac{v_o}{v_s} = \frac{-۲۹۸ \times ۰/۸۱ \times ۱/۳۵}{۱۰۰ + ۱/۳۵} \cong -۳/۲$$

ملاحظه می‌شود که با بایپاس کردن تمام R_S بهره ولتاژ افزایش می‌یابد، اما می‌توان نشان داد که در این صورت حداکثر دامنه نوسان ورودی v_s محدودتر شده و $V_s = ۰/۵\ V$ خواهد شد.

■

۷-۵ سایر کاربردهای *JFET*

در این بخش با چند کاربرد مهم دیگر *JFET* آشنا می‌شویم.

منبع جریان

یکی از کاربردهای *JFET* استفاده از آن به صورت یک منبع جریان است. برای کار به صورت منبع جریان، *JFET* باید در ناحیه اشباع بایاس شود. در این ناحیه با تغییر V_{DS} جریان I_D تا حد قابل قبولی ثابت باقی می‌ماند و مقدار آن از معادله شاکلی به‌دست می‌آید. در شکل ۷-۱۸ دو منبع



الف) منبع جریان با *NJFET*



ب) منبع جریان با *PJFET*

شکل ۷-۱۸: مدارهای منبع جریان با *JFET*

جریان ساخته شده با *JFET*های کانال N و P نشان داده شده است. در این شکلها سر آزاد منبع جریان می‌تواند به هر مدار دلخواه متصل شود. به عبارت دیگر ولتاژ سر آزاد منبع جریان لازم نیست مقدار معینی باشد، بلکه تنها کافی است این ولتاژ در محدوده‌ای تغییر کند که *JFET* از ناحیه‌اشباع خارج نشود. در صورتی که بخواهیم منبع جریان برابر I_{DSS} شود، کافیست مقدار R_S را صفر انتخاب نماییم ($V_{GS}=0$).

در شکل ۷-۱۸-الف سر پایینی را می‌توان به جای زمین به منبع ($-V_{DD}$) متصل نمود. در این صورت سر آزاد می‌تواند از طریق مقاومت به زمین وصل شود. همچنین در شکل ۷-۱۸-ب چنانچه منبع (V_{DD}) حذف و سر بالایی به زمین متصل شود، ضرورتاً سر آزاد باید به نحوی به ولتاژ منفی مناسب متصل شود. پارامتر مورد توجه در این مدارها، مقاومت منبع جریان است که در هر دو مدار فوق از دید سیگنال این مقاومت شامل ترکیب سری r_d و R_S ($\mu+1$) بوده و بنابراین مقدار آن به اندازه کافی بزرگ است.

مثال ۷-۶: در تقویت‌کننده شکل ۷-۱۰ به جای R_S از منبع جریان مناسب استفاده کرده و نشان دهید A_V به نحو قابل ملاحظه‌ای به ۱ نزدیک می‌شود. مقدار A_V را با فرض $V_{DD}=15V$، $V_P=-4V$، $I_{DSS}=16mA$ و $r_d=100K\Omega$ محاسبه نمایید.

حل:

در شکل ۷-۱۹ مدار مورد نظر با یک منبع جریان به جای مقاومت R_S رسم شده است. فرض کنید با توجه به $V_P=-4V$ مدار را به گونه‌ای طراحی نماییم که $V_{GS_1}=-2V$ شود. در این صورت جریان I_{D_1} که همان جریان منبع (I_{D_2}) نیز خواهد بود قابل محاسبه است.

$$I_{D_1}=16\left(1-\frac{-2}{-4}\right)^2=4\,mA$$

$$I_{D_2}=16\left(1-\frac{-4R}{-4}\right)^2=4\Rightarrow R=0.5\,K\Omega$$



شکل ۷-۱۹: مدار مثال ۷-۶

چون $V_{G_1}=0$ و $V_{GS_1}=-2V$ است، پس

$$V_{S_1}=V_{D_2}=2\,V$$

$$V_{GD_2}=-15-2=-17<-|V_P|$$

بنابراین ترانزیستور Q_2 در ناحیه اشباع است و از این نظر مشکلی نداریم.

برای محاسبه A_V کافی است از رابطه ۷-۲۶ که مربوط به شکل ۷-۱۰ است استفاده نموده و فقط به جای R_S مقاومت دیده شده از درین Q_2 را جایگزین نماییم. این مقاومت برابر $R_S'=r_d+(\mu+1)R$ است.

$$g_m=\frac{2I_{DSS}}{|V_P|}\sqrt{I_D/I_{DSS}}=\frac{2\times16}{4}\sqrt{4/16}=4\,mA/V$$

$$\mu=g_m r_d=4\times100=400$$

$$R_S'=100+(400+1)\times0.5=300.5\,K\Omega$$

$$A_V=\frac{g_m R_S'}{1+g_m R_S'}=\frac{4\times300.5}{1+4\times300.5}\cong0.999$$

■

کلید با *JFET*

یکی دیگر از کاربردهای *JFET* استفاده از آن به صورت یک کلید است. برای این منظور لازم است *JFET* در دو ناحیه قطع و تریود قرار گیرد. در شکل ۷-۲۰-الف با باز و بسته شدن کلید، می‌توان جریان $I=V_{DD}/R_D$ را قطع یا وصل کرد. مشابه کار این کلید را *JFET* در مدار ۷-۲۰-ب



شکل ۷-۲۰: *JFET* به عنوان کلید

انجام می‌دهد. در این مدار، ورودی در لحظه t_0 از مقدار V_P به صفر ولت تغییر می‌یابد. به دنبال این تغییر، *JFET* از حالت قطع ($I_D = 0$) به حالت تریود ($I_D < I_{DSS}$) رفته و ولتاژ خروجی v_O نیز از V_{DD} به یک مقدار نزدیک به صفر می‌رسد.

در این کاربرد توجه به این نکته حائز اهمیت است که نقاط کار کلید باید یکی در ناحیه قطع (Q_1) و دیگری در ناحیه تریود (Q_2) باشد (شکل ۷-۲۱). با نوشتن معادله *KVL* در حلقه خروجی، خط بار در دستگاه مختصات کلی به صورت زیر است:

$$i_D = -\frac{1}{R_D} v_{DS} + \frac{V_{DD}}{R_D}$$

چنانچه R_D به گونه‌ای انتخاب شود که Q_2 به ناحیه اشباع برود ولتاژ V_1 بزرگ شده و در حالت بسته شدن کلید ($v_O = V_1$)، وضعیت ترانزیستور تشابه خود با یک کلید ایده‌آل را تا حدی از دست



شکل ۷-۲۱: نقاط کار مناسب در یک *JFET* به عنوان کلید

می‌دهد. همچنین در انتخاب *JFET* برای کلید سعی می‌شود از یک *JFET* با I_{DSS} بزرگ استفاده شود. علت این امر آن است که I_{DSS} بزرگ به مفهوم r_{DS} کوچک (رابطه ۷-۳) و در نتیجه شیب بیشتر مشخصه در ناحیه تریود است، که این نیز خود باعث کوچکتر شدن V_1 خواهد شد.

مقاومت متغیر با ولتاژ (*VVR*)

همان‌طور که در انتهای بخش ۷-۲ یادآور شدیم در ناحیه تریود و در حوالی مبدأ مختصات مشخصه‌های *JFET* حالت خطی به خود گرفته و با تغییر V_{GS} شیب این خطوط عوض می‌شود (شکل ۷-۲۲). با استفاده از این ویژگی مشخصه، می‌توان با استفاده از *JFET* مدارهای مقاومت متغیر با ولتاژ (*VVR*) ساخت. در شکل ۷-۲۳ چند مدار کاربردی *VVR* نشان داده شده است.

مدار شکل ۷-۲۳-الف یک تضعیف‌کننده ولتاژ کنترل شده با ولتاژ است. در این مدار



شکل ۷-۲۲: مشخصه‌های *VVR*



شکل ۷-۲۳: مدارهای کاربردی *VVR*

$v_O = \frac{r_{DS}}{r_{DS}+R_1} v_I$ و r_{DS} تابع V_G است. در شکل ۷-۲۳-ب تغییر r_{DS} با V_G باعث ایجاد یک تغییر فاز کنترل شده با ولتاژ بین v_O و v_I می‌شود. شکل ۷-۲۳-ج یک مدار **کنترل خودکار بهره** (*AGC*)[1] است. در این مدار *JFET* نقش کنترل بهره ولتاژ طبقه اول (ترانزیستور Q_1) را به عهده دارد و با افزایش سطح سیگنال خروجی مقاومت r_{DS} آن افزایش یافته و در نتیجه مقاومت مؤثر امیتر Q_1 را بالا می‌برد. این امر باعث کاهش بهره تقویت‌کننده می‌شود. ولتاژ کنترل گیت *JFET* توسط یک مدار یکسوساز و صافی از ولتاژ خروجی v_O تأمین می‌شود.

۷-۶ ساختمان *MOSFET*

این نوع *FET* دارای مقاومت ورودی بسیار زیادی (تا حدود $10^{14}\Omega$) است و به علت فضای کمی که روی مدار مجتمع اشغال می‌کند در طراحی مدارهای مجتمع دیجیتال کاربرد وسیعی دارد. مزیت مهم دیگر این نوع *FET* آن است که می‌توان مدارهای مجتمع *VLSI* را تماماً بر مبنای *MOSFET* طراحی نمود. به عبارت دیگر از *MOS* می‌توان به عنوان مقاومت بار نیز بهره جست.

در شکل ۷-۲۴-الف ساختمان واقعی یک *MOS* نمونه نشان داده شده است. در این شکل دو ناحیه N^+ نفوذ داده شده در پایه نوع *P* یکی درین و دیگری سورس است. بین این دو ناحیه، یک لایه نازک نوع *N*، کانال را تشکیل می‌دهد. کانال توسط یک لایه عایق (اکسید سیلیکن) از گیت جدا شده است. به همین دلیل *MOSFET* را همچنین *IGFET*[2] نیز نامیده‌اند. در زیر قسمت پایه یک پوشش فلزی است که معمولاً به زمین متصل می‌شود.

MOS نشان داده شده در شکل ۷-۲۴ دارای کانال نوع *N* است و از این نظر به آن *NMOS* گفته می‌شود. در *PMOS*، کانال، سورس و درین از بلور نوع *P* بوده و پایه نوع *N* است. از طرف دیگر *MOSFET* نشان داده شده در شکل ۷-۲۴ راکه در آن کانال به صورت یک لایه نوع *N* ساخته شده، *MOSFET* نوع تهی یا *DE* می‌نامند. نوع دیگر *MOSFET* که ساختمان آن بسیار شبیه شکل ۷-۲۴ بوده و تنها فاقد ناحیه کانال به صورت یک لایه *N* از قبل ایجاد شده می‌باشد، *MOSFET* نوع ارتقایی یا نوع *E* نام دارد. در این نوع *MOSFET*، ناحیه کانال در حین کار و با دور شدن حفره‌های این ناحیه تحت تأثیر ولتاژ مثبت گیت ایجاد می‌شود.

در شکل ۷-۲۵ علائم به کار رفته برای *NMOS* در مدارهای الکترونیکی نشان داده شده است. در این کتاب از علامت شکل ۷-۲۵-الف برای هر دو نوع *NMOS* استفاده می‌کنیم و نوع تهی یا ارتقایی بودن آن را از روی یکی از پارامترهای داده شده تشخیص می‌دهیم (بعداً توضیح داده خواهد شد).

1. *Automatic Gain Control* 2. *Insulated Gate Field Effect Transistor*



شکل ۷-۲۴: ساختمان *MOS* کانال *N* از نوع تهی

شکل ۷-۲۵-ب منحصراً برای *NMOS* نوع ارتقایی (*E*) استفاده می‌شود. در کلیه موارد برای *PMOS* تنها جهت پیکان عوض می‌شود.

۷-۷ طرز کار و مشخصه‌های *MOSFET*

همانند *JFET*، در *MOSFET* نیز جریان درین ناشی از حرکت حاملهای اکثریت در ناحیه کانال از سر سورس به طرف درین است. از آنجا که شیوه کنترل این جریان توسط گیت در *MOSFET* نوع تهی با نوع ارتقایی متفاوت است طرز کار و مشخصه‌های این دو نوع را جداگانه مورد بررسی قرار می‌دهیم.



شکل ۷-۲۵: علائم *NMOS* در مدارهای الکترونیکی

MOSFET نوع تهی

در شکل ۷-۲۶-الف نحوه اتصال سرهای یک *NMOS* نوع تهی به ولتاژهای مناسب نشان داده شده است. حرکت الکترونها از سورس به درین تحت تأثیر ولتاژ مثبت V_{DS} صورت می‌گیرد. چنانچه گیت به ولتاژ منفی وصل شود، پوشش فلزی، لایه اکسید و کانال نوع N به صورت یک خازن عمل نموده و لایه اکسید قطبی می‌شود. به عبارت دیگر در قسمت بالای لایه اکسید بارهای مثبت و در سطح پایین آن بارهای منفی تجمع خواهند نمود. بارهای منفی اطراف ناحیه کانال، باعث راندن الکترونهای این ناحیه و ایجاد ناحیه تهی در قسمت بالای کانال می‌شود. هر چه ولتاژ منفی گیت بیشتر شود عرض مفید کانال نیز بیشتر کاهش می‌یابد. شایان ذکر است که این کاهش در طرف درین بیشتر است زیرا در این حوالی ولتاژ گیت ـ کانال منفی‌تر است. بنابراین ملاحظه می‌شود که برای ولتاژهای منفی گیت، *NMOS* همانند یک *JFET* کانال N عمل می‌کند.

بر روی مشخصه شکل ۷-۲۶-ب دو بخش مجزا دیده می‌شود. در قسمت پایین، *NMOS* در حالت تهی عمل می‌کند، اما در قسمت بالاکه شامل ولتاژهای مثبت گیت است، نه تنها ناحیه تهی بالای کانال وجود ندارد بلکه مقداری از الکترونهای آزاد قسمت P (حاملهای اقلیت) نیز به طرف کانال کشیده شده و باعث ارتقاء میزان حاملهای اکثریت در کانال می‌شود. به عبارت دیگر در این وضعیت *NMOS* در حالت ارتقایی کار می‌کند. هر چه ولتاژ مثبت گیت بیشتر شود جریان کانال نیز افزایش می‌یابد. معمولاً از *MOS* نوع تهی در حالت ارتقایی استفاده نمی‌شود.

در حالت تهی، چنانچه ولتاژ منفی گیت ـ سورس (V_{GS}) برابر ولتاژ فشردگی V_P شود ناحیه تهی سراسر کانال را در برگرفته و عرض مؤثر کانال در همه نقاط به صفر می‌رسد (مشابه *JFET*). در شکل ۷-۲۶-ب، $V_P = -۴\ V$ است و بر روی مشخصه مکان فشردگی با خط چین رسم شده است. قسمت سمت راست این مکان ناحیه اشباع و قسمت سمت چپ آن ناحیه تریود است. در ناحیه اشباع $V_{GD} < -|V_P|$ و برای ناحیه تریود $V_{GD} > -|V_P|$ خواهد بود. استدلال این



الف) چگونگی ایجاد ناحیه تهی و طرز کار *NMOS* نوع تهی



ب) مشخصه‌های خروجی *NMOS* نوع تهی

شکل ۷-۲۶: طرزکار و مشخصه‌های *NMOS* نوع تهی

مطلب با آنچه در مورد *JFET* بیان شد تفاوتی ندارد. در ناحیه اشباع رابطه جریان I_D و ولتاژ V_{GS} توسط معادله شاکلی بیان می‌شود.

$$I_D = I_{DSS}\left(1 - \frac{V_{GS}}{V_P}\right)^2 \qquad (۳۳-۷)$$

ولتاژ فشردگی V_P برای $NMOS$ نوع تهی منفی و برای $PMOS$ نوع تهی مثبت است. منحنی مشخصه انتقالی یک $NMOS$ نوع تهی نمونه در شکل ۷-۲۷ ارائه شده است. قسمت راست منحنی مربوط به حالت ارتقایی است. برای $PMOS$ نوع تهی، مشخصه مشابه $NMOS$ است، با این تفاوت که به جای V_{DS} و V_{GS}، باید V_{SD} و V_{SG} را جایگزین نمود.

مثال ۷-۷: برای هر یک از مدارهای شکل ۷-۲۸ با فرض $|V_P| = 4V$ و $I_{DSS} = 3mA$ ناحیه کار MOS نوع تهی را تعیین نمایید.

حل:

الف) $V_{GS} = 0 > -|V_P| = -4V \quad , \quad V_{GD} = -5V < -|V_P| = -4V$

پس این $NMOS$ در حالت تهی و در ناحیه اشباع کار می‌کند.

ب) $V_{GS} = 0 - (-3) = 3 > -4V \quad , \quad V_{GD} = -5 < -4V$



شکل ۷-۲۷: مشخصه انتقالی یک $NMOS$ نوع تهی



شکل ۷-۲۸: مدارهای مثال ۷-۷

پس این $NMOS$ در حالت ارتقایی و در ناحیه اشباع است.

ج) $V_{SG} = 5 > -4 = -|V_P| \quad , \quad V_{DG} = 0 > -4 = -|V_P|$

پس این $PMOS$ در حالت ارتقایی و در ناحیه تریود کار می‌کند.

د) $V_{SG} = -5 < -4 = -|V_P| \quad , \quad V_{DG} = 0 > -4 = -|V_P|$

پس این $PMOS$ در حالت تهی و در ناحیه قطع بایاس شده است.

■

MOSFET نوع ارتقایی

در این نوع $MOSFET$ از آنجاکه در ساختمان اولیه آن ناحیه کانال وجود ندارد (بدون اِعمال ولتاژ مناسب گیت) بین درین و سورس در حقیقت دو پیوند $N-P$ دیده می‌شود که به صورت پشت به پشت بسته شده‌اند. بنابراین هیچ نوع بایاس بین درین و سورس قادر به ایجاد جریان درین نخواهد شد. برای درک این مطلب $NMOS$ شکل ۷-۲۹-الف را در نظر بگیرید. فرض کنید $V_{GS} = 0$ و $V_{DS} > 0$ باشد. در این حالت ناحیه تهی در اطراف نواحی درین و سورس ایجاد می‌شود. عرض این ناحیه در حوالی درین بیشتر است (چرا؟). اکنون چنانچه ولتاژ V_{GS} را افزایش دهیم ولتاژ مثبت گیت به تدریج حاملهای اقلیت موجود در پایه نوع P را به طرف گیت کشانیده و پس از اینکه این ولتاژ به مقدار معینی به نام ولتاژ آستانه (V_T) رسید، میزان الکترونها در اطراف گیت تا حد تشکیل کانال هدایت بین درین و سورس افزایش می‌یابد و جریان درین برقرار می‌شود. از این پس افزایش ولتاژ V_{GS} باعث افزایش جریان درین می‌شود. مقدار جریان $|I_D|$، به ازای $V_{GS} = V_T$ توسط سازنده مشخص می‌شود و عموماً دارای مقداری در حدود $10\mu A$ است. ولتاژ V_T معمولاً بین ۱ تا ۳ ولت است و برای $NMOS$ مثبت و برای $PMOS$ منفی خواهد بود. از آنجاکه سورس به زمین و درین به ولتاژ مثبت وصل است، اختلاف پتانسیل بین گیت و کانال در اطراف سورس بیشتر از حوالی درین است. به همین دلیل عرض کانال در مجاورت درین کاهش می‌یابد.

در شکل ۷-۲۹-ب مشخصه‌های یک $NMOS$ نوع ارتقایی نمونه نشان داده شده است. در این $NMOS$، $V_T = 3V$ است. منحنی $V_{GS} = 10V$ را درنظر بگیرید، به‌ازای مقادیر V_{DS} کوچکتر از ۷ ولت افزایش V_{DS} موجب ازدیاد جریان I_D می‌شود. در $V_{DS} = 7V$، مقدار V_{GD} برابر V_T می‌شود و در نتیجه عرض کانال در نزدیکی درین به مقدار حداقل خود می‌رسد. افزایش V_{DS} از مقدار فوق باعث تقویت میدان در ناحیه تهی شده و عرض کانال از میزان حداقل مزبور کمتر نمی‌شود. به عبارت دیگر در $V_{GD} = V_T$ فشردگی کانال رخ داده و پس از آن جریان I_D تقریباً ثابت باقی می‌ماند.



الف) چگونگی ایجاد کانال N و ناحیه تهی



ب) مشخصه‌های خروجی

شکل ۷-۲۹: طرز کار و مشخصه‌های *NMOS* نوع ارتقایی

در شکل منحنی مکان فشردگی ($V_{GD} = V_T$) با خط چین رسم شده است. قسمت سمت راست این مکان ناحیه اشباع و قسمت سمت چپ آن ناحیه تریود نامیده می‌شود.

معادله جریان I_D در نواحی اشباع و تریود به ترتیب به صورت زیر است:

$$I_D = \frac{k}{۲}(V_{GS} - V_T)^۲ \qquad (۳۴-۷)$$

$$I_D = k\left[(V_{GS} - V_T)V_{DS} - \frac{۱}{۲}V_{DS}^۲\right] \qquad (۳۵-۷)$$

پارامتر k تابع نسبت طول به عرض ناحیه کانال، ضخامت و جنس لایه عایق و قابلیت تحرک حاملها در ناحیه کانال است. علامت این پارامتر برای *NMOS* نوع ارتقایی مثبت است و برای *PMOS* نوع ارتقایی نیز در صورتی که جهت مثبت جریان I_D را از سورس به درین در نظر بگیریم می‌توان k را مثبت در نظر گرفت.

در جدول ۷-۲ ولتاژهای V_{GS} و V_{GD} در مقایسه با V_T در ناحیه اشباع برای *NMOS* و *PMOS* نوع ارتقایی ارائه شده است. برای ناحیه تریود شرط مربوط به V_{GS} تغییر نکرده و تنها شرط مربوط به V_{GD} عوض می‌شود (جهت نامساوی تغییر می‌کند).

جدول ۷-۲: محدودیتهای ولتاژهای V_{GS} و V_{GD} در نواحی اشباع و تریود برای *MOS* نوع ارتقایی

MOS نوع ارتقایی	ناحیه اشباع	ناحیه تریود
	$V_{GD} \leq V_T$ $V_{GS} > V_T$	$V_{GD} > V_T$ $V_{GS} > V_T$
	$V_{GD} > V_T$ $V_{GS} < V_T$	$V_{GD} < V_T$ $V_{GS} < V_T$

حفاظت گیت در *MOSFET*

از آنجاکه لایه اکسید بین گیت و کانال بسیار نازک و ظریف است، با اِعمال ولتاژ بیش از حد به طور جدی دچار صدمه خواهد شد. علاوه بر این تجمع بار بر روی گیت نیز می‌تواند میدان الکتریکی به حد کافی بزرگی ایجاد نموده و باعث شکستن لایه اکسید شود. برای جلوگیری از این خسارت در بعضی از *MOSFET*ها یک دیود زنر بین گیت و پایه قرار داده می‌شود. در حالت کار عادی ترانزیستور، دیود مدار باز بوده و هیچ اثری در مدار ندارد، اما در صورتی که یک ولتاژ بیش از حد در گیت ایجاد شود، شکست دیود زنر ولتاژ را در حد ولتاژ V_Z دیود محدود می‌سازد.

۷-۸ مدارهای بایاس *MOSFET*

اصول بایاس *MOSFET* نوع تهی دقیقاً شبیه *JFET* است و بنابراین از بحث درباره آن صرف‌نظر می‌شود. اما در مورد *MOSFET* نوع ارتقایی می‌توان از دو مدار نشان داده شده در شکل ۷-۳۰



شکل۷-۳۰: مدارهای بایاس *NMOS* نوع ارتقایی

استفاده نمود. عیب مدار ۷-۳۰-الف آن است که با تغییر V_T نقطه کار تغییر قابل توجهی خواهد نمود. در حالی که در مدار ۷-۳۰-ب وجود مقاومت R_S باعث می‌شود که شیب خط بار کاهش یافته و در نتیجه تغییرات نقطه کار محدودتر شود. در شکل ۷-۳۱ مشخصه انتقالی (V_{GS}, I_D) بر اساس رابطه ۷-۳۴ به ازای دو مقدار متفاوت برای V_T رسم شده است. خط بارهای دو مدار شکل ۷-۳۰ بر روی این مشخصه رسم شده است. ملاحظه می‌شود که تغییرات نقطه کار به ازای تغییر V_T مدار ۷-۳۰-ب محدودتر است. در بعضی از طرحها به جای اتصال مقاومت R_1 به V_{DD} آن را به سر D وصل می‌کنند. در این حالت R_1 نقش تثبیت جریان I_D را نیز به‌عهده خواهد داشت و می‌توان مقاومت R_S را حذف نمود.

برای بایاس *PMOS* نوع ارتقایی کافی است به جای V_{DD} از منبع ولتاژ $-V_{DD}$ استفاده شود و غیر از این تغییر دیگری در مدار بایاس ضرورت ندارد.



شکل۷-۳۱: مشخصه انتقالی (V_{GS}, I_D) به ازای تغییر V_T

یکی از مزایای مهم *MOSFET* نوع ارتقایی این است که با افزایش دما جریان I_D کاهش می‌یابد. این بدان علت است که در این نوع *MOS* با اینکه با افزایش دما $|V_T|$ و k هر دو کاهش می‌یابند و در نتیجه یکی باعث افزایش و دیگری موجب کاهش I_D می‌شود، اما اثر k غالب بوده و نهایتاً I_D را کاهش می‌دهد. بنابراین کاربرد *MOSFET* نوع ارتقایی در مدارهای قدرت می‌تواند خیلی کمتر از ترانزیستور پیوندی دوقطبی مسأله‌ساز باشد.

۷-۹ کاربردهای *MOSFET*

مهمترین کاربرد *MOSFET* در مدارهای دیجیتال است. اگرچه به خاطر ظرفیتهای خازنی C_{GD}، C_{GS}، C_{DS} و C_B (مربوط به پایه) مدارهای *MOSFET* از مدارهای مشابه ترانزیستور پیوندی دوقطبی کندتر هستند، با این وجود به لحاظ مصرف توان کمتر و چگالی سطحی بیشتر در مدارهای مجتمع، *MOSFET* کاربردهای زیادی پیدا کرده است. در مدارهای دیجیتال به دو دلیل *MOSFET* نوع ارتقایی به نوع تهی ترجیح داده می‌شود. اولاً در ساخت نوع ارتقایی مراحل کمتری مورد نیاز بوده و در نتیجه هزینه تولید آن کمتر است. ثانیاً در *MOSFET* نوع ارتقایی سرهای G و D می‌توانند دارای ولتاژ یکسان باشند. این امر کار اتصال طبقات یک مدار چندطبقه را آسانتر نموده و نیاز به یک مدار واسط جهت تطبیق سطوح ولتاژ V_D یک طبقه با V_G طبقه بعد را منتفی می‌سازد. بنابراین طراحی مدارهای مجتمع با *MOS* نوع ارتقایی آسانتر و عملی‌تر می‌شود. البته از *MOS* نوع تهی می‌توان به عنوان بار فعال برای *MOS* نوع ارتقایی استفاده نمود. در ادامه این بخش به بررسی دقیقتر این موضوع خواهیم پرداخت.

در مورد کاربرد *MOSFET* در مدارهای خطی و تقویت‌کننده‌ها، البته موارد خاصی وجود دارند که یک طبقه ورودی با مقاومت بسیار بزرگ و اغتشاش کم ضرورت پیدا می‌کند. به عنوان مثال می‌توان تقویت‌کننده‌های طبقات ورودی گیرنده‌های رادیویی، تقویت‌کننده‌های صوتی و تقویت‌کننده‌های مخصوص الکترومترها و آشکارسازهای هسته‌ای را نام برد. اگرچه *MOSFET* از نظر امپدانس ورودی بی‌رقیب است ولی از نظر اغتشاش در فرکانسهای پایین چندان ایده‌آل نیست. به هر حال در فرکانسهای بالاتر از چند مگاهرتز در مواردی که مقاومت منبع بیش از ۵۰ $K\Omega$ باشد، *MOSFET* نسبت به ترانزیستور پیوندی دوقطبی اغتشاش کمتری خواهد داشت. لازم به تذکر است که در بررسی سیگنال کوچک تقویت‌کننده‌های *MOSFET* می‌توان از همان مدار معادل سیگنال کوچک مربوط به *JFET* استفاده کرد. مقدار g_m نیز برای *MOS* نوع ارتقایی با توجه به معادله ۷-۳۴ قابل محاسبه است.

معکوس‌کننده با بار فعال

در شکل ۷-۳۲-الف یک معکوس‌کننده با ترانزیستور *MOS* نوع ارتقایی نشان داده شده است.



الف) بار مقاومتی ب) بار فعال از نوع ارتقایی در ناحیه اشباع ج) بار فعال از نوع ارتقایی در ناحیه تریود

شکل ۷-۳۲: معکوس‌کننده با *MOSFET*

طرز کار این مدار همانند مدار مشابه‌اش با ترانزیستور است. در این مدار به ازای $v_I \leq V_T$، $v_O = V_{DD}$ است و با افزایش v_I از مقدار V_T، ترانزیستور *MOS* ابتدا به ناحیه اشباع رفته و نهایتاً وارد ناحیه تریود می‌شود. اشکال این مدار آن است که پیاده‌کردن مقاومت R_L بر روی مدار مجتمع، بیش از ۲۰ برابر عنصر فعال Q سطح را اشغال می‌کند. در این صورت استفاده از این مدار امتیاز چگالی سطحی بالای *MOS* راکاملاً خنثی می‌نماید. از این رو در مدارهای مجتمع به جای R_L از یک بار فعال همانند مدارهای شکل ۷-۳۲-ب و ج استفاده می‌کنند. در شکل ۷-۳۲-ب بار فعال یک ترانزیستور *MOS* نوع ارتقایی در ناحیه اشباع است. در حالی که ترانزیستور $Q_۲$ در مدار شکل ۷-۳۲-ج که نقش بار فعال در این مدار را ایفا می‌کند در ناحیه تریود بایاس شده است. ترکیباتی از این قبیل امکان طراحی مدارهای تماماً *MOS* را فراهم می‌سازند.

اکنون مدار شکل ۷-۳۲-ب را در نظر بگیرید. برای نشان دادن جزییات بیشتر، این مدار مجدداً در شکل ۷-۳۳-الف رسم شده است. در این مدار $Q_۲$ به جای مقاومت بار R_L عمل می‌کند، با این



(ب) (الف)

شکل ۷-۳۳: معکوس‌کننده *MOS* نوع ارتقایی با بار فعال نوع ارتقایی در ناحیه اشباع

تفاوت که یک مقاومت غیرخطی است. برای ترانزیستور $Q_۲$، $v_{DS_۲} = v_{GS_۲}$ است، زیرا $G_۲$ مستقیماً به $D_۲$ متصل شده است. در شکل ۷-۳۴-الف با توجه به این تساوی منحنی مشخصه انتقالی $Q_۲$ در صفحه مختصات مشخصه خروجی آن رسم شده است. این منحنی در حقیقت مکان نقاط $v_{DS_۲} = v_{GS_۲}$ است و رابطه $i_{D_۲}$ و v_L را بیان می‌کند (در حالت بار غیر فعال این رابطه یک خط راست گذرنده از مبدأ است). واضح است که به ازای $v_{D_۲} > V_T$، $Q_۲$ همواره در ناحیه اشباع است.

همان‌طور که می‌دانیم در یک معکوس‌کننده مشخصه مورد نیاز جهت بیان نحوه عملکرد مدار، مشخصه انتقالی (تغییرات v_O برحسب v_I) است. معمولاً برای رسیدن به چنین مشخصه‌ای باید در صفحه $(i_{D_۱}, v_{DS_۱})$ خط بار را رسم نموده و به کمک آن نقاطی چند از مشخصه انتقالی را به دست آورده و ترسیم نمود. در مدار مورد بحث، به جای خط بار یک منحنی بار خواهیم داشت که در حقیقت نمایش $i_{D_۱} = i_{D_۲}$ برحسب

$$v_{DS_۱} = v_O = V_{DD} - v_L = ۱۰ - v_{DS_۲} \qquad (۳۶-۷)$$

است ($V_{DD} = ۱۰\,V$ فرض شده است). برای پیدا کردن نقاط منحنی بار کافی است به ازای هر $i_{D_۱} = i_{D_۲}$ معلوم از روی مشخصه انتقالی $Q_۲$، $v_{DS_۲}$ مربوط را به دست آورده و سپس به ازای آن از رابطه ۷-۳۶، مقدار $v_{DS_۱}$ مربوط به $i_{D_۱}$ مورد نظر را محاسبه نماییم. مثلاً به ازای $i_{D_۱} = i_{D_۲} = ۲\,mA$ از شکل ۷-۳۴-الف، $v_{DS_۲} = ۵\,V$ خوانده می‌شود، که مقدار $v_{DS_۱}$ مربوط به آن از رابطه ۷-۳۶ برابر ۵ ولت خواهد بود. منحنی حاصل منحنی بار A خواهد بود. چنانچه به جای ترانزیستور $Q_۲$ از یک ترانزیستور با پارامتر k خیلی کوچکتر استفاده می‌نمودیم منحنی بار B حاصل می‌شد.



ب) منحنی بار در صفحه مختصات مشخصه خروجی $Q_۱$ الف) منحنی مشخصه $Q_۲$

شکل ۷-۳۴: نمایش منحنی مشخصه بار فعال و منحنی بار مدار شکل ۷-۳۳

مشخصه انتقالی: به ازای هر مقدار $v_I = v_{GS_1}$ در شکل ۷-۳۴-ب از روی منحنی بار A یک مقدار برای $v_O = v_{DS_1}$ به دست می‌آید. منحنی تغییرات v_O برحسب v_I در شکل ۷-۳۵ رسم شده است. مشخصه‌های A و B این شکل به ترتیب مربوط به منحنی‌های بار A و B شکل ۷-۳۴-ب است. مشاهده می‌کنیم که در مشخصه A، برای $v_I = 0$، ولتاژ خروجی $v_O = V_{DD} - V_T$ است و به ازای $v_I = V_{DD}$، خروجی برابر V_{ON} خواهد بود. مقدار V_{ON} برای مشخصه A حدوداً ۱٫۴ ولت است، در حالی که برای مشخصه B این ولتاژ در حدود ۰٫۲ ولت می‌باشد. به عنوان یک معکوس‌کننده، مشخصه B مطلوبتر است. وضعیت B مربوط به یک MOS با k خیلی کوچک است. باتوجه به اینکه k متناسب با W/L است که به ترتیب L و W طول و عرض کانال هستند؛ از این رو برای k کوچک لازم است نسبت W/L نیز کوچک باشد. بنابراین در ساخت معکوس‌کننده شکل ۷-۳۲-ب باید Q_2 را با L خیلی بزرگتر و W کوچکتر نسبت به Q_1 طراحی نمود. در جدول موجود در شکل ۷-۳۵، $V_{DD} - V_T$ برابر یک منطقی و V_{ON} برابر صفر منطقی در نظر گرفته شده‌اند.

چنانچه بخواهیم از مدار شکل ۷-۳۲-ب به عنوان تقویت‌کننده استفاده کنیم، وضعیت A به دلیل داشتن ناحیه خطی وسیعتر دامنه تغییرات خطی بزرگتری را برای v_I تأمین می‌نماید. البته در این کاربرد لازم است نقطه کار مناسبی را برای Q_1 انتخاب نمود.

بار غیر اشباع: در مدار شکل ۷-۳۲-ج وضعیت بایاس گیت Q_2 طوری است که آن را در ناحیه تریود قرار می‌دهد ($v_{GD} > V_T$). در این حالت منحنی مشخصه Q_2 با توجه به معادله

$$v_{DS_2} - v_{GS_2} = V_{DD} - V_{GG} \qquad (۳۷-۷)$$

در صفحه مختصات (v_{DS_2}, i_{D_2}) رسم می‌شود. سپس منحنی بار به همان روشی که در مورد بار در



شکل ۷-۳۵: مشخصه انتقالی یک معکوس‌کننده $NMOS$ نوع ارتقایی با بار اشباع

حالت اشباع توضیح داده شد حاصل می‌شود. برای این مدار می‌توان نشان داد در صورتی که Q_2 با L/W خیلی بزرگتر طراحی و ساخته شود منحنی مشخصه دارای شیب مناسب بوده و دامنه تغییرات خروجی حدوداً برابر V_{DD} خواهد بود. توجه کنید که دامنه تغییرات خروجی در مدار شکل ۷-۳۲-ب حداکثر به $V_{DD} - V_T$ می‌رسید. بنابراین مدار شکل ۷-۳۲-ج به لحاظ مذکور نسبت به مدار شکل ۷-۳۲-ب برتری دارد.

بار نوع تهی: در معکوس‌کننده $NMOS$ می‌توان بار فعال Q_2 را یک $NMOS$ نوع تهی انتخاب نمود (شکل ۷-۳۶-الف). مشخصه Q_2 در شکل ۷-۳۶-ب دیده می‌شود. در این شکل مشخصه‌های A و B برای $v_{GS_2} = 0$ رسم شده‌اند. در منحنی B فرض شده است که Q_2 دارای مقاومت کانال بزرگتر و در نتیجه جریان اشباع (I_{DSS}) کمتری است. اکنون با در نظر گرفتن

$$i_{D_1} = i_{D_2} \quad , \quad v_{DS_1} = V_{DD} - v_{DS_2} \qquad (۳۸-۷)$$

منحنی‌های بار A و B شکل ۷-۳۷-الف به دست می‌آیند. ولتاژ V_{DD} برابر ۱۰ ولت و V_T برای $NMOS$ نوع ارتقایی (Q_1) برابر ۳ ولت منظور شده است. منحنی‌های مشخصه انتقالی مربوط در شکل ۷-۳۷-ب دیده می‌شوند. همان‌طور که ملاحظه می‌شود این مدار ضمن اینکه از مزیت دامنه وسیعتر تغییرات در خروجی (از ۰ تا V_{DD}) برخوردار است (مشخصه B)، به یک منبع ولتاژ اضافی نیاز ندارد و بدین لحاظ نسبت به مدار شکل ۷-۳۲-ج برتری دارد. علاوه بر این مشخصه B در ناحیه خطی دارای شیب بیشتری است.



شکل ۷-۳۶: معکوس‌کننده $NMOS$ نوع ارتقایی با بار نوع تهی



الف) منحنی‌های بار در صفحه مختصات مشخصه خروجی Q_1 — ب) منحنی‌های مشخصه انتقالی

شکل ۷-۳۷: منحنی بار و مشخصه انتقالی معکوس‌کننده شکل ۷-۳۶

معکوس‌کننده *CMOS*[1]

در شکل ۷-۳۸-الف مدار یک معکوس‌کننده *CMOS* نشان داده شده است. این مدار از یک *NMOS* نوع ارتقایی (Q_1) و یک بار *PMOS* نوع ارتقایی (Q_2) تشکیل شده است. گیت هر دو *MOSFET* به هم متصل شده و ورودی v_I به آن داده می‌شود. همچنین Q_1 و Q_2 با اتصال درین آنها به یکدیگر با هم سری شده‌اند و خروجی v_O از درین مشترک D گرفته می‌شود.

ولتاژ ورودی بین $v_I = ۰\,V$ تا $v_I = V_{DD}$ تغییر می‌کند. به ازای $v_I = ۰\,V$، Q_1 قطع و $i_{D_1} = ۰$ است. در این حالت $v_{GS_2} = -V_{DD}$ است. اما با توجه به $i_{D_2} = i_{D_1} = ۰$، Q_2 در نقطه $i_{D_2} = ۰$ از



الف) مدار معکوس‌کننده — ب) مشخصه انتقالی معکوس‌کننده

شکل ۷-۳۸: معکوس‌کننده *CMOS*

1. *Complementary MOS*

مشخصه $v_{GS_2} = -V_{DD}$، (مبدأ مختصات مشخصه خروجی *PMOS*) کار می‌کند. در این نقطه $v_{DS_2} = ۰$ و بنابراین $v_O = V_{DD}$ است. به عبارت دیگر عمل معکوس کردن انجام گرفته است.

اکنون $v_I = V_{DD}$ را در نظر بگیرید. در این حالت $v_{GS_2} = ۰$ و *PMOS* در ناحیه قطع است ($i_{D_2} = ۰$). به ازای این ورودی، $v_{GS_1} = V_{DD}$ و چون $i_{D_1} = i_{D_2} = ۰$ است، نقطه کار *NMOS* در مبدأ مختصات مشخصه خروجی واقع شده و در نتیجه $v_{DS_1} = ۰$ می‌باشد؛ بنابراین $v_O = ۰$ است. ملاحظه می‌کنیم که در هر یک از وضعیتهای منطقی یکی از دو ترانزیستور قطع و در نتیجه جریان هر دو صفر است و *CMOS* تقریباً هیچ توانی مصرف نمی‌کند. واقعیت این است که به علت عبور جریان نشتی توان مصرفی ناچیزی در حدود چند نانووات به ازای هر *CMOS* اجتناب ناپذیر است.

در شکل ۷-۳۸-ب مشخصه انتقالی *CMOS* با فرض $V_{DD} = ۱۰\,V$ و $V_{T_1} = ۳\,V$ رسم شده است. در صورتی که *NMOS* و *PMOS* از مشخصه‌های یکسانی برخوردار باشند، تقارن کامل بین v_O و v_I وجود خواهد داشت. به ازای $v_I < V_{T_1}$، Q_1 قطع و $v_O = V_{DD}$ می‌شود. برای $v_I > V_{T_1}$، خروجی کاهش یافته و به سرعت تا حد نصف V_{DD} افت می‌کند. در $V_{DD} - V_T < v_I \le V_{DD}$، *PMOS* در وضعیت قطع باقیمانده و $v_O = ۰$ می‌شود. از مزایای مهم *CMOS*، توان مصرفی بسیار کم، پایداری حرارتی بسیار زیاد و خواص مطلوب از نظر مدارهای منطقی را می‌توان نام برد. گرانی قیمت به علت مراحل بیشتر مورد نیاز در ساخت و چگالی سطحی کمتر بر روی مدارهای مجتمع از معایب *CMOS* است.

۷-۱۰ خلاصه

- در *JFET* جریان حاملهای الکتریکی از طرف سورس (S) به طرف درین (D) توسط میدان الکتریکی، که از طریق سرگیت (G) اِعمال می‌گردد، کنترل می‌شود.
- در *JFET* اِعمال ولتاژ گیت به گونه‌ای است که در اطراف گیت یک ناحیه تهی تشکیل می‌شود. با افزایش این ولتاژ معکوس و گسترش ناحیه تهی، عرض کانال عبور حاملها کمتر شده و مقاومت آن افزایش می‌یابد.
- ولتاژ فشردگی (V_P) ولتاژی است که چنانچه بین گیت و سورس برقرار شود ($V_{GS}=V_P$) ناحیه تهی در سراسر کانال گسترش یافته و باعث ایجاد فشردگی کامل و انسداد آن می‌شود، به گونه‌ای که جریان درین ـ سورس (I_D) به حدود صفر می‌رسد. ولتاژ V_P برای *JFET* کانال N منفی و برای *JFET* کانال P مثبت است.
- بر روی مشخصه خروجی *JFET* دو ناحیه اشباع و تریود قابل تشخیص است. در *NJFET* در هر دو ناحیه باید شرط $-|V_P| < v_{GS} < ۰/۵V$ برقرار باشد. اما در ناحیه تریود

$|V_P| - < v_{GD}$ است در حالی که در ناحیه اشباع $v_{GD} > -|V_P|$ می‌باشد.

- در مورد *PJFET* برای به دست آوردن شرایط فوق‌الذکر کافی است شکل روابط را حفظ نموده و تنها به جای v_{GS} و v_{GD}، به ترتیب v_{SG} و v_{DG} را جایگزین نماییم.
- برای *JFET* در ناحیه اشباع، جریان درین را می‌توان برحسب ولتاژ v_{GS} به صورت زیر بیان نمود. لازم به ذکر است که رابطه زیر برای مقادیر *DC* جریان و ولتاژ نیز برقرار است:

$$i_D = I_{DSS}\left(1 - \frac{v_{GS}}{V_P}\right)^2$$

که در آن I_{DSS} جریان اشباع درین ـ سورس است که به ازای $V_{GS} = 0$ حاصل می‌شود.

- معادله سیگنال کوچک در *JFET* به صورت زیر است:

$$i_d = g_m v_{gs} + (1/r_d) v_{ds}$$

که بر اساس آن می‌توان مدل سیگنال کوچک را مطابق شکل ۷-۸ به دست آورد.

- مقدار پارامتر g_m تابع مختصات نقطه کار است و از رابطه زیر به دست می‌آید:

$$g_m = 2\left|\frac{I_{DSS}}{V_P}\right|\sqrt{I_D/I_{DSS}}$$

- نتیجه انعکاس منابع و مقاومتهای سرهای مختلف *JFET* را می‌توان به صورت زیر بیان نمود:
  - از دید درین، منبع گیت (v_g) با ضریب $-\mu$ و منبع و مقاومت سورس با ضریب $(\mu + 1)$ ظاهر می‌شوند.
  - از دید سورس، منبع گیت (v_g) با ضریب $\mu/(\mu + 1)$ و منبع و مقاومت درین با ضریب $1/(\mu + 1)$ ظاهر می‌شوند.
- از *JFET* می‌توان در طبقات ورودی تقویت‌کننده‌ها و در طراحی منبع جریان، مدار کلید و نیز به عنوان مقاومت کنترل شده با ولتاژ استفاده نمود.
- *MOS* به لحاظ ساختمان و طرز کار بر دو نوع است: *MOS* نوع تهی (*DE*) و *MOS* نوع ارتقایی (*E*). در نوع تهی ناحیه کانال در هنگام ساختن آن پیش بینی و ایجاد شده است؛ در حالی که در نوع ارتقایی این ناحیه پس از بایاس نمودن *MOS* ایجاد می‌شود
- *MOS* نوع تهی، به ازای بعضی مقادیر V_{GS} (مثبت برای *NMOS* و منفی برای *PMOS*) در حالت ارتقایی کار می‌کند. این وضعیت در کاربردهای *MOS* به ندرت مورد استفاده قرار می‌گیرد.
- برای *MOS* نوع تهی، مشخصه، نحوه بایاس، روابط جریان و ولتاژ و شرایط کار در ناحیه اشباع یا تریود مشابه *JFET* خواهد بود.
- در *MOS* نوع ارتقایی به ازای یک ولتاژ $|V_{GS}|$ حداقل، ناحیه کانال ایجاد شده و جریان درین

برقرار می‌شود. این ولتاژ را ولتاژ آستانه می‌نامند و با V_T نمایش می‌دهند. V_T برای *NMOS* مثبت و برای *PMOS* منفی است.

- در *MOS* ارتقایی، در ناحیه اشباع جریان درین برحسب ولتاژ v_{GS} به صورت زیر بیان می‌شود:

$$i_D = \frac{k}{2}(v_{GS} - V_T)^2$$

- از *MOS* می‌توان به عنوان بار فعال استفاده نمود. بدین ترتیب می‌توان مدارهای تمام *MOS* طراحی نمود.
- *CMOS* از به هم پیوستن درین یک *NMOS* و یک *PMOS* نوع ارتقایی تشکیل می‌شود. ورودی به گیت مشترک اِعمال می‌شود. از *CMOS* به عنوان یک معکوس‌کننده با توان مصرفی کم و پایداری حرارتی بسیار زیاد استفاده می‌شود.

۷-۱۱ مسائل

۱. برای یک *JFET* با $I_{DSS} = 10\,mA$ و $V_P = -2\,V$ که به آن یک V_{DS} کوچک اِعمال شده است، مقدار r_{DS} را به ازای مقادیر $V_{GS} = 0\,V$ و $V_{GS} = -1\,V$ به دست آورید.

۲. یک *JFET* را با $I_{DSS} = 10\,mA$ و $V_P = -2\,V$ در نظر بگیرید. به ازای $V_{GS} = -1{,}5\,V$، حداقل مقدار V_{DS} که به ازای آن *JFET* در ناحیه اشباع کار می‌کند چقدر است؟

۳. یک *JFET* کانال *P* با $I_{DSS} = 10\,mA$ و $V_P = 3\,V$ با گیت زمین شده در حال کار است. درین با یک مقاومت $1\,K\Omega$ به ولتاژ $10\,V$ – وصل شده و سورس توسط یک منبع جریان ثابت $2{,}5\,mA$ تغذیه می‌شود. ولتاژهای V_{GS}، V_{DS} و V_{GD} را به دست آورید.

۴. در مدار شکل م-۴، *JFET* دارای $V_P = -4\,V$ و $I_{DSS} = 16\,mA$ است. برای $V_{GS} = -3\,V$، مقدار g_m و A_V را به دست آورید. برای یک سیگنال ورودی با دامنه $0{,}1\,V$ (موج مربعی)، دامنه سیگنال خروجی در درین چقدر است؟ کمترین ولتاژ درین ـ سورس ممکن چقدر است؟



شکل م-۴

۵. در مدارهای شکل م-۵ مقادیر ولتاژها و جریانهای نشان داده شده را به دست آورید. برای کلیه $JFET$ها $I_{DSS} = ۴mA$ و $|V_P| = ۲V$ است.



شکل م-۵

۶. در یک مدار سورس فالوئر به صورت شکل م-۶ به جای مقاومت R_S می‌توان از یک $JFET$ دیگر (مشابه اولی) استفاده نمود. گیت و سورس این $JFET$ به $-V_{DD}$ وصل شده و درین آن به سورس $JFET$ اول متصل می‌شود. V_S مدار سورس فالوئر چقدر است؟ مقاومت خروجی سورس فالوئر را به دست آورید. با توجه به مقدار ولتاژ DC در سورس آیا در این حالت $C_۲$ مورد نیاز است؟



شکل م-۶

۷. در مدار م-۶ با فرض $g_m = ۲mA/V$، $R_S = ۱۰KΩ$ و $R_L = ۱۰KΩ$، مقادیر R_o و A_V را به دست آورید.

۸. باکمک $JFET$، BJT و دیود به تعداد دلخواه یک منبع جریان I_S، مطابق شکل م-۸، که تابعی خطی از یک ولتاژ V_S باشد را طوری طراحی کنید که بار متغیر ($۰ < R_L < ۱KΩ$) را تغذیه کند. V_S بین صفر تا ۵ ولت تغییر می‌کند (k نباید خیلی کوچک انتخاب شود).



شکل م-۸

۹. با یک $JFET$ با پارامترهای $|V_P| = ۲/۵V$، $I_{DSS} = ۸mA$ و $r_d = ۲۵۰KΩ$ و یا با یک BJT با پارامترهای $h_{fe} = ۳۰۰$ و $h_{oe}^{-۱} = ۱۰۰KΩ$ می‌خواهیم منابع جریان شکل م-۹ را برای $۰ < R_L < ۱/۴KΩ$ طراحی کنیم. برای هر کدام از مدارهای شکل م-۹ یکبار با $JFET$ و بار دیگر با BJT مدار خود را طراحی کنید.



شکل م-۹

۱۰. مسأله ۹ را با $MOSFET$های ارتقایی از نوع N و P که دارای پارامترهای $|V_T| = ۲V$ و $k = ۱mA/V^۲$ هستند، تکرار کنید.

۱۱. در هر یک از تقویت‌کننده‌های شکل م-۱۱ مقادیر A_V، R_i، R_o و حداکثر دامنه نوسان متقارن برای آنکه تقویت‌کننده در ناحیه اشباع باقی بماند را به دست آورید. $JFET$ها دارای پارامترهای $|V_P| = ۲V$، $I_{DSS} = ۱۰mA$ و $r_d = ۲۰۰KΩ$ هستند.



شکل م-۱۱

۱۲. در تقویت‌کننده شکل م-۱۲ می‌خواهیم $A_V \geq ۰٫۹۷$ باشد و برای خروجی یک نوسان متقارن با دامنه ۴ ولت حول صفر ممکن باشد. همه مقادیر مجهول را محاسبه کنید. با فرض $I_{DSS} \cong ۷٫۶\,mA$، $V_P \cong -۲٫۷\,V$، $r_d \cong ۱۰۰\,K\Omega$، $h_{fe} = ۱۰۰$ و $h_{oe}^{-۱} = ۱۰۰\,K\Omega$، اگر در این طرح مقاومت R_L مستقیماً به S وصل شود چه می‌شود؟



شکل م-۱۲

۱۳. در مدار شکل م-۱۳ همه *JFET*ها مشابه و برای آنها $I_{DSS} = ۴\,mA$ و $V_P = -۲\,V$ است.

الف) ولتاژهای *DC* نقاط $D_۱$، $D_۲$ و $D_۳$ را به دست آورید.

ب) در صورتی که یک سیگنال کوچک با کوپلاژ خازنی بین $G_۱$ و $G_۲$ اِعمال شده و خروجی از بین نقاط $D_۱$ و $D_۲$ گرفته شود بهره ولتاژ چقدر خواهد بود؟

راهنمایی: $Q_۳$ به صورت منبع جریان ثابت عمل می‌کند. از دید سیگنال به جای آن مقاومت r_d را جایگزین نمایید.



شکل م-۱۳

۱۴. در مدارهای شکل م-۱۴ فرض کنید برای همه *JFET*ها، $I_{DSS} = ۸\,mA$ و $|V_P| = ۲\,V$ است. A_V را محاسبه کنید.



شکل م-۱۴

۱۵. برای همه *JFET*های مدار شکل م-۱۵، $I_{DSS} = ۴mA$ و $|V_P| = ۲V$ است. برای این مدار، A_{V_s}، R_i و R_o را محاسبه نمایید.



شکل م-۱۵

۱۶. یک سورس فالوئر مکمل از به هم بستن یک *JFET* کانال *N* و یک *JFET* کانال *P* مطابق شکل م-۱۶ حاصل می‌شود (*JFET*ها مشابه هستند). به ازای $v_I = ۰$ چه جریان ثابتی از *JFET*ها عبور می‌کند؟ مقاومت خروجی سورس فالوئر چقدر است؟



شکل م-۱۶

۱۷. یک ترانزیستور *NMOS* نوع تهی با $V_P = -۱V$ و $I_{DSS} = ۱mA$ در $V_{GS} = ۱V$ کار می‌کند. حداقل مقدار V_{DS}، برای اینکه این ترانزیستور در ناحیه اشباع کار کند چقدر است؟ مقدار I_D چقدر می‌شود؟

۱۸. یک ترانزیستور *PMOS* نوع تهی با $V_P = ۲V$ و $I_{DSS} = ۸mA$ در $V_{GS} = -۱V$ کار می‌کند. حداقل مقدار V_{DS}، برای اینکه ترانزیستور در ناحیه اشباع کار کند چقدر است؟ مقدار I_D چقدر می‌شود؟

۱۹. یک ترانزیستور *NMOS* نوع تهی با $V_P = -۰٫۵V$ و $I_{DSS} = ۰٫۵mA$ در $V_{GS} = ۱۰V$ کار می‌کند. جریان درین در ناحیه اشباع چقدر خواهد بود؟ چه ولتاژ درین ـ سورسی مورد نیاز است؟

۲۰. یک ترانزیستور *NMOS* نوع ارتقایی با $V_T = ۲V$ قرار است با $V_{GS} = ۴V$ در ناحیه اشباع کار کند. به ازای چه V_{DS} حداقلی این حالت امکان دارد؟

۲۱. یک ترانزیستور *PMOS* نوع ارتقایی با $V_T = -۱V$ به عنوان یک دیود مورد استفاده قرار می‌گیرد (گیت و درین آن به هم وصل شده است). به ازای ولتاژ $۲V$ این دیود جریان $۱۰mA$ را از خود عبور می‌دهد. افت ولتاژ دیود در جریانهای $۱mA$ و $۰٫۱mA$ چقدر است؟

۲۲. دیود مسأله ۷-۲۱ به صورت سری با یک مقاومت $۵K\Omega$ به یک منبع ولتاژ $۱۰V$ متصل شده است. ولتاژ دو سر دیود چند ولت است؟

۲۳. دیود طراحی شده در مسأله ۷-۲۱ قرار است به صورت یک تنظیم‌کننده ولتاژ موازی که توسط یک جریان $۱۰mA$ تغذیه می‌شود به‌کار رود. ولتاژ خروجی تنظیم کننده چقدر است؟ مقاومت خروجی تنظیم‌کننده چقدر است؟ در صورتی که یک جریان بار $۱mA$ از تنظیم‌کننده کشیده شود (توسط یک R_L موازی) افت ولتاژ دو سر آن چه مقدار خواهد شد؟

۲۴. دو *NMOS* مشابه، با $V_T = ۱V$ و $k = ۱mA/V^۲$ به صورت شکل م-۲۴ به هم وصل شده‌اند. ولتاژ خروجی V_O چند ولت است؟ اگر مقاومت R به $۴K\Omega$ کاهش یابد ولتاژ V_O چقدر خواهد شد؟



شکل م-۲۴

۲۵. دو *MOS* مشابه به صورت شکل م-۲۵ به هم متصل شده‌اند. در صورتی که $V_T = ۲V$ و $k = ۰٫۵mA/V^۲$ باشد، مقاومتهای $R_۱$ و $R_۲$ را طوری به دست آورید که جریان $۱mA$ از ترانزیستورها عبور کرده و در گیت $Q_۱$ حداکثر مقاومت ممکن را داشته باشیم. بزرگترین

مقاومت در دسترس $10\ M\Omega$ است. در صورتی که در اثر تغییر فرآیند ساخت مقدار V_T به $1/5\ V$ کاهش یابد، جریان I_D چه مقدار خواهد شد؟ در صورتی که به جای Q_2 از یک مقاومت ($R_S = 1\ K\Omega$) استفاده می‌کردیم جریان I_D هنگامی که V_T ترانزیستور Q_1 از ۲ به ۱/۵ ولت تغییر می‌کرد چه مقدار می‌شد؟



شکل م-۲۵

۲۶. در مدار شکل م-۲۶ در حالتهای زیر V_O را محاسبه نمایید.

الف) $k_1 = k_2$ و $V_{T_1} = V_{T_2}$

ب) $k_1 = k_2/4$ و $V_{T_1} = V_{T_2}$

ج) $k_1 = k_2$ و $V_{T_1} = 4V_{T_2}$



شکل م-۲۶

۲۷. در مدار شکل م-۲۷ همه MOSها مشابه‌اند. ولتاژ V_O چند ولت است؟



شکل م-۲۷

۲۸. در مدار شکل م-۲۸ بافرض $V_{T_1} = V_{T_2} = V_{T_3}$، $k_1 = k_2 = k_3/2$ و $I_1 = 1\ mA$ مقادیر I_2 و I_3 را محاسبه نمایید.



شکل م-۲۸

۲۹. مدار شکل م-۲۹ را در نظر بگیرید. با فرض $V_{T_1} = V_{T_2} = V_{T_3} = 2V$، $I_1 = 1\ mA$ و $k_1 = k_2 = k_3 = 2\ mA/V^2$، مقادیر I_2، V_1 و V_2 را به دست آورید.



شکل م-۲۹

۳۰. در مدارهای شکل م-۳۰، $V_T = 2V$ و $k = 0/5\ mA/V^2$ است. مقادیر V_O و مقاومت دیده شده از سر سورس را به دست آورید.



شکل م-۳۰

۳۱. در مدار شکل م-۳۱، $V_{T_1} = V_{T_2} = 2V$، $k_1 = 36\ mA/V^2$ و $k_2 = 0/5\ mA/V^2$ است. مقدار ولتاژ خروجی (V_O) را به دست آورید. A_V، R_i و R_o را محاسبه نمایید.



شکل م-۳۱

۳۲. در مدار شکل م-۳۲، با فرض $V_{T_1} = V_{T_2} = 2V$ ، $k_1 = 4\,mA/V^2$ ، $k_2 = 0/5\,mA/V^2$ و بزرگ بودن خازنها، ولتاژ DC خروجی، A_V و R_i را محاسبه نمایید. برای $C = 0$ مقاومت ورودی مدار چقدر است؟



شکل م-۳۲

واژه‌نامه فارسی به انگلیسی

الف

آلیاژی ـ نفوذی	*Alloy-Diffused*
اتصال اهمی	*Ohmic Contact*
اثر اِرلی	*Early Effect*
اختلاف پتانسیل تماس	*Contact Potential*
ارتقایی	*Enhancement*
از میان رسیدن	*Reach Through*
اغتشاش	*Noise*
الکترون آزاد	*Free Electron*
الکترون گاز	*Electron Gas*
امیتر	*Emitter*
امیتر فالوئر	*Emitter Follower*
انتشار ـ نفوذ	*Diffusion*

ب پ

بازده	*Efficiency*
بافر	*Buffer*
بایاس کردن	*Biasing*
بایپاس	*Bypass*
بخشنده	*Donor*
بلور	*Crystal*
بوت استرپ	*Bootstrap*
بهنجار	*Normalized*
بیس	*Base*
بیس مشترک	*Common Base*
پایه	*Substrate*
پذیرنده	*Acceptor*
پوسته	*Shell*
پیوند	*Junction*
پیوند آلیاژی	*Alloy Junction*
پیوند رشد یافته	*Grown Junction*

ت ث

ترانزیستور پیوندی تک قطبی	*Unipolor Junction Transistor*
ترانزیستور پیوندی دوقطبی	*Bipolar Junction Transistor*
ترکیب مجدد	*Recombination*
ترمیستور	*Thermistor*
تریود	*Triode*
تصادفی	*Random*
تغلیظ	*Doping*
تقویت‌کننده تفاضلی	*Differential Amplifier*

تقویت‌کننده چندطبقه	*Multistage Amplifier*
تنظیم بار	*Load Regulation*
تنظیم‌کننده	*Regulator*
ثابت انتشار	*Diffusion Constant*

ج چ

جریان اشباع معکوس	*Reverse Saturation Current*
جریان انتشاری (نفوذی)	*Diffusion Current*
جریان هدایتی	*Conduction Current*
چگالی	*Density*
چگالی خالص ـ ذاتی	*Intrinsic Density*

ح خ

حالت تهی	*Depletion Mode*
حالت فعال معکوس	*Inverted Active or Reverse Mode*
حاملهای اقلیت	*Minority Carriers*
حاملهای اقلیت اضافی	*Excess Minority Carriers*
حاملهای اکثریت	*Majority Carriers*
حداکثر ولتاژ معکوس	*Peak Inverse Voltage*
حفره	*Hole*
خازن کنارگذر	*Bypass Capacitance*
خط بار	*Load Line*
خط بار دینامیکی	*Dynamic Load Line*
خط بار *DC*	*DC Load Line*
خودبایاس	*Self Bias*
خورش	*Etching*

د

دارلینگتون	*Darlington*
درین	*Drain*
درین مشترک	*Common Drain*
دوقطبی الکتریکی	*Electrical Dipole*
دیود پیوندی	*Junction Diode*
دیود تونلی	*Tunnel Diode*
دیود زنر	*Zener Diode*
دیود نورانی	*Light Emitting Diode (LED)*
دیود نوری	*Photo Diode*

ر ز

رانش حرارتی	*Thermal Runaway*
رسانایی	*Conductivity*
رشد رونشستی	*Epitaxial Growth*
ریپل	*Ripple*
زمان بازیابی معکوس	*Reverse Recovery Time*
زمان تأخیر	*Delay Time*
زمان ذخیره	*Storage Time*
زمان صعود	*Rise Time*
زمان گذار	*Transition Time*
زمان نزول	*Fall Time*
زمانهای قطع و وصل	*Switching Times*

س ش

سنسیستور	*Sensistor*
سورس	*Source*
سورس مشترک	*Common Source*
سیکل	*Cycle*
سیگنال بزرگ	*Large Signal*
سیگنال کوچک	*Small Signal*
شاکلی	*Shockley*
شبکه بلور	*Crystal Lattice*
شکست	*Break - Down*
شکست زنر	*Zener Break - Down*

ص ض ع

صافی	*Filter*
ضرب بهمنی	*Avalanche Multiplication*
ضریب انتقال بیس	*Base Transport Factor*
ضرایب پایداری	*Stability Factors*
ظرفیت	*Valance*
عایق	*Insulator*

ف ق

فرکانس رادیویی	*Radio Frequency*
فشردگی	*Pinch off*
فن‌آوری صفحه‌ای	*Plannar Technology*
قابلیت تحرک	*Mobility*

قابلیت تحرک	*Mobility*
قانون اثر ـ جرم	*Mass-Action Law*
قانون انتشار	*Diffusion Law*
قضیه میلر	*Miller Theorem*
قطبی	*Polarized*

ک گ

کانال	*Channel*
کتاب اطلاعات	*Data Book*
کلکتور	*Collector*
کلمپ	*Clamp*
کلید	*Switch*
کنترل خودکار بهره	*Automatic Gain Control (AGC)*
کوپلاژ	*Coupling*
گرماخور	*Heat Sink*
گیت	*Gate*

م ن

مبدل	*Convertor*
مبدل	*Transducer*
محدودکننده	*Limitter*
مدار برش	*Clipping Circuit*
مدار مجتمع ـ تراشه	*Integrated Circuit (IC)*
مدل خطی پاره‌ای	*Piece-Wise Linear Model*
مدولاسیون عرض بیس	*Base Width Modulation*
مستقیم	*Forward*
معادله پواسون	*Poisson's Equation*
معکوس	*Reverse*
معکوس‌کننده با بار فعال	*Active Load Inverter*
معکوس‌کننده *CMOS*	*Complementary MOS*
منحنی کاهش توان	*Power Derating Curve*
ناحیه اشباع	*Saturation Region*
ناحیه بار فضایی	*Space Charge Region*
ناحیه تهی	*Depletion Region*
ناحیه فعال	*Active Region*
ناحیه قطع	*Cut-Off Region*
ناخالصی	*Impurity*
نشاندن	*Depostion*
نقاب	*Mask*
نقطه کار	*Operating Point*
نقطه کار	*Quiescent Point*
نوار	*Bond*
نیمه‌هادی	*Semiconductor*

و ی

ورکتور	*Varactor*
ولتاژ آستانه	*Threshold Voltage*
ولتاژ شکست	*Break-Down Voltage*
ولتاژ فشردگی	*Pinch off Voltage*
هادی	*Conductor*
هیبرید	*Hybrid*
یکسوکننده	*Rectifier*
یکسوکننده پل	*Bridge Rectifier*
یکسوکننده تمام موج	*Full Wave Rectifier*
یکسوکننده نیم‌موج	*Half Wave Rectifier*

واژه‌نامه انگلیسی به فارسی

A

Acceptor	پذیرنده
Active Load Inverter	معکوس‌کننده با بار فعال
Active Region	ناحیه فعال
Alloy Junction	پیوند آلیاژی
Alloy-Diffused	آلیاژی ـ نفوذی
Automatic Gain Control (AGC)	کنترل خودکار بهره
Avalanche Multiplication	ضرب بهمنی

B

Base	بیس
Base Transport Factor	ضریب انتقال بیس
Base Width Modulation	مدولاسیون عرض بیس
Biasing	بایاس کردن
Bipolar Junction Transistor	ترانزیستور پیوندی دوقطبی
Bond	نوار
Bootstrap	بوت استرپ
Break - Down	شکست
Break-Down Voltage	ولتاژ شکست
Bridge Rectifier	یکسوکننده پل
Buffer	بافر
Bypass	بایپاس
Bypass Capacitance	خازن کنارگذر

C

Channel	کانال
Clamp	کلمپ
Clipping Circuit	مدار برش
Collector	کلکتور
Common Base	بیس مشترک
Common Drain	درین مشترک
Common Source	سورس مشترک
Complementary MOS	معکوس‌کننده CMOS
Conduction Current	جریان هدایتی
Conductivity	رسانایی
Conductor	هادی
Contact Potential	اختلاف پتانسیل تماس
Convertor	مبدل
Coupling	کوپلاژ
Crystal	بلور
Crystal Lattice	شبکه بلور

Cut-Off Region	ناحیه قطع
Cycle	سیکل

D

DC Load Line	خط بار DC
Darlington	دارلینگتون
Data Book	کتاب اطلاعات
Delay Time	زمان تأخیر
Density	چگالی
Depletion Mode	حالت تهی
Depletion Region	ناحیه تهی
Depostion	نشاندن
Differential Amplifier	تقویت‌کننده تفاضلی
Diffusion	انتشار ـ نفوذ
Diffusion Constant	ثابت انتشار
Diffusion Current	جریان انتشاری (نفوذی)
Diffusion Law	قانون انتشار
Donor	بخشنده
Doping	تغلیظ
Drain	درین
Dynamic Load Line	خط بار دینامیکی

E

Early Effect	اثر اِرلی
Efficiency	بازده
Electrical Dipole	دوقطبی الکتریکی
Electron Gas	الکترون گاز
Emitter	امیتر
Emitter Follower	امیتر فالوئر
Enhancement	ارتقایی
Epitaxial Growth	رشد رونشستی
Etching	خورش
Excess Minority Carriers	حاملهای اقلیت اضافی

F G

Fall Time	زمان نزول
Filter	صافی
Forward	مستقیم
Free Electron	الکترون آزاد
Full Wave Rectifier	یکسوکننده تمام موج
Gate	گیت
Grown Junction	پیوند رشد یافته

H I

Half Wave Rectifier	یکسوکننده نیم‌موج
Heat Sink	گرماخور
Hole	حفره
Hybrid	هیبرید
Impurity	ناخالصی
Insulator	عایق
Integrated Circuit (IC)	مدار مجتمع ـ تراشه
Intrinsic Density	چگالی خالص ـ ذاتی
Inverted Active or Reverse Mode	حالت فعال معکوس

J L

Junction	پیوند
Junction Diode	دیود پیوندی
Large Signal	سیگنال بزرگ
Light Emitting Diode (LED)	دیود نورانی
Limitter	محدودکننده
Load Line	خط بار

M N

Majority Carriers	حاملهای اکثریت
Mask	نقاب
Mass-Action Law	قانون اثر ـ جرم
Miller Theorem	قضیه میلر
Minority Carriers	حاملهای اقلیت
Mobility	قابلیت تحرک
Multistage Amplifier	تقویت‌کننده چندطبقه
Noise	اغتشاش
Normalized	بهنجار

O P

Ohmic Contact	اتصال اهمی
Operating Point	نقطه کار
Peak Inverse Voltage	حداکثر ولتاژ معکوس

P-ED

Switching Times	زمانهای قطع و وصل
Thermal Runaway	رانش حرارتی
Thermistor	ترمیستور
Threshold Voltage	ولتاژ آستانه
Transducer	مبدل
Transition Time	زمان گذار
Triode	تریود
Tunnel Diode	دیود تونلی

U V Z

Unipolor Junction Transistor	ترانزیستور پیوندی تک قطبی
Valance	ظرفیت
Varactor	ورکتور
Zener Break - Down	شکست زنر
Zener Diode	دیود زنر

Photo Diode	دیود نوری
Piece-Wise Linear Model	مدل خطی پاره‌ای
Pinch off	فشردگی
Pinch off Voltage	ولتاژ فشردگی
Plannar Technology	فن‌آوری صفحه‌ای
Poisson's Equation	معادله پواسون
Polarized	قطبی
Power Derating Curve	منحنی کاهش توان

Q R

Quiescent Point	نقطه کار
Radio Frequency	فرکانس رادیویی
Random	تصادفی
Reach Through	از میان رسیدن
Recombination	ترکیب مجدد
Rectifier	یکسوکننده
Regulator	تنظیم‌کننده
Load Regulation	تنظیم بار
Reverse	معکوس
Reverse Recovery Time	زمان بازیابی معکوس
Reverse Saturation Current	جریان اشباع معکوس
Ripple	ریپل
Rise Time	زمان صعود

S T

Saturation Region	ناحیه اشباع
Self Bias	خودبایاس
Semiconductor	نیمه‌هادی
Sensistor	سنسیستور
Shell	پوسته
Shockley	شاکلی
Small Signal	سیگنال کوچک
Source	سورس
Space Charge Region	ناحیه بار فضایی
Stability Factors	ضرایب پایداری
Storage Time	زمان ذخیره
Substrate	پایه
Switch	کلید

پاسخ برخی از مسائل

فصل اول

۱. الف) $I = ۱/۶۷\ A$ ج) $v = ۱/۴۹ \times ۱۰^{-۴}\ m/sec$

ب) $\sigma = ۵۶۰۸۱۷/۹۴\ (\Omega\text{-}cm)^{-۱}$ د) $\mu_e = ۴۱/۷\ cm^{۲}/V\text{-}sec$

۳. $R = ۱۴/۵\ M\Omega$

۵. الف) $p = ۱/۷۴ \times ۱۰^{۱۷}\ cm^{-۳}$ ، $n = ۳/۶ \times ۱۰^{۹}\ cm^{-۳}$

ب) $p = ۹/۳۶ \times ۱۰^{۵}\ cm^{-۳}$ ، $n = ۲/۴ \times ۱۰^{۱۴}\ cm^{-۳}$

۷. $\rho = ۰/۲۳\ M\Omega\text{-}cm$ ، $N_D/n_i = ۳/۳۴ \times ۱۰^{۴}$

۹. $N_D \cong ۱۰^{۱۳}\ cm^{-۳}$

۱۱. $E = ۱/۹۹\ V/cm$

۱۳. الف) $N_A = ۴/۳۱ \times ۱۰^{۱۴}\ cm^{-۳}$ ب) $R = ۱۲۸/۲\ \Omega$

۱۵. الف) $p_N = ۲/۲۵ \times ۱۰^{۴}\ cm^{-۳}$ ، $n_P = ۲/۲۵ \times ۱۰^{۶}\ cm^{-۳}$

ب) $V_\circ = ۰/۳۸۷\ V$ ج) $x_P = ۲/۲۵\ \mu m$ ، $x_N = ۰/۰۲۲\ \mu m$ ، $W = ۲/۲۷۲\ \mu m$

۱۷. الف) $N_A \cong ۳ \times ۱۰^{۱۶}\ cm^{-۳}$ ب) $W = ۰/۲۴۸\ \mu m$ ، $x_P = x_N = \frac{W}{۲} = ۰/۱۲۴\ \mu m$

۱۹. الف)



ب)



ج) $۲۳۹/۴۷\ mV$

فصل دوم

۱. الف) $I_S \cong ۰/۱\ nA$ ، $\eta \cong ۱/۶۷$

ب) $r_d \cong ۴۳/۴\ \Omega$ ، $r_d \cong ۴/۳\ \Omega$

۳. الف) $\Delta T = ۴۹/۱^\circ C$ ب) $\Delta T = -۳۳/۲^\circ C$

۵. الف) $V \cong ۰/۳۲۳\ V$ ب) $I \cong ۹/۹\ mA$

۷. $\frac{I_D(-۵۵^\circ C)}{I_D(۲۵^\circ C)} \cong ۷۹$

۹. الف) $r_d \cong ۰/۴۳\ \Omega$ ب) $r_d \cong ۱۰^{۱۳}\ \Omega$

۱۱. الف) $W = ۳/۷۳\ \mu m$ ب) $E_\circ = ۵/۴۳ \times ۱۰^{۴}\ V/cm$ ج) $C_T = ۲/۸۴\ nF/cm^{۲}$

۱۳. الف) در ۸۰ ولت هیچکدام نمی‌شکنند.

برای $V_I = ۸۰\ V$ ، $V_{Z_۱} = ۷۹/۹۶۶\ V$ ، $V_{Z_۲} = ۳۴\ mV$ ، $I_{Z_۱} = I_{Z_۲} = ۱\ \mu A$

برای $V_I = ۱۲۰\ V$ ، $V_{Z_۱} = ۱۰۰\ V$ ، $V_{Z_۲} = ۲۰\ V$ ، $I_{Z_۱} = I_{Z_۲} = ۲\ \mu A$

ب) برای $V_I = ۸۰\ V$ ، $V_{Z_۱} = ۴۴\ V$ ، $V_{Z_۲} = ۳۶\ V$ ، $I_{Z_۱} = ۱\ \mu A$ ، $I_{Z_۲} = ۲\ \mu A$

برای $V_I = ۱۲۰\ V$ ، $V_{Z_۱} = ۶۴\ V$ ، $V_{Z_۲} = ۵۶\ V$ ، $I_{Z_۱} = ۱\ \mu A$ ، $I_{Z_۲} = ۲\ \mu A$

۱۵. الف) $I = ۲۹/۸\ mA$ ب) $I = ۱۰\ \mu A$

۱۷. الف) $I_S = ۷/۱\ nA$ ب) $I_D = ۳۴\ mA$ ج) $\Delta V \cong ۰/۱۲\ V$

۱۹. $V_{D_۱} = V_{D_۲} = -۳۶\ mV$ ، $V_{D_۲} = V_{D_۳} = -۱۹/۹۶۴\ V$ ، $I_{D_۱} = I_{D_۲} = ۱۵\ nA$ ،
$I_{D_۳} = ۱۰\ nA$ ، $I_{D_۴} = ۲۰\ nA$

۲۱. الف) $V_{D_۱} \cong -۴/۹۶۴\ V$ ، $V_{D_۲} \cong ۳۶\ mV$ ب) $I = ۲۹/۲\ \mu A$ ج) $I = ۲۵/۶\ mA$

فصل سوم

۱. $V_۱ = ۲\ V$ ، $V_۲ = ۰\ V$ ، $I_۳ = ۰\ A$ ، $I_۴ = ۱\ mA$ ، $V_۴ = ۰\ V$ ، $I_۵ = ۰/۱۲۵\ mA$ ، $V_۵ = ۰\ V$

۳. الف) $V_O = ۸/۳۷\ V$ ب) $V_O = ۸/۳۷\ V$ ج) $V_O = ۳/۸۷\ V$ د) $V_O \cong ۴/۰۷\ V$

۵.



۷. الف)



ب)



۹.



۱۱. برای $R = ۱۰\ K\Omega$ ، $I_{D_۱} = ۹/۹۶\ mA$ ، $I_{D_۲} = ۵\ mA$ (D_2 قطع است)

برای $R = ۱\ K\Omega$ ، $I_{D_۱} = ۵۳/۷۵\ mA$ ، $I_{D_۲} = ۴۵\ mA$

۱۳. الف) $I_{DQ} = ۱/۶۳\ mA$ ، $V_{DQ} \cong ۰/۷۴\ V$ ب) $r_d \cong ۳۲\ \Omega$

ج) $v_{AB}(t) = ۳/۶۳ + ۰/۰۲۴۶ \cos \omega t\ V$

۱۵. الف) $I_{DQ} = ۱۲/۵\ mA$ ، $V_{DQ} = ۰/۷۵\ V$ ب) $r_d = ۱۰\ \Omega$

ج) $i_D(t) = ۱۲/۵ - \frac{۱۰}{۱۱} \cos \omega t\ mA$

۱۷.



$$v_L = \begin{cases} \frac{v_I}{۱۰^۲} & v_I > ۰ \\ \frac{v_I}{۲} & v_I < ۰ \end{cases}$$

۱۹. الف)



ب)



۲۱.



خروجی	ورودی	$D_۲$	$D_۱$
$v_O = ۰$	$v_I < ۰$	قطع	قطع
$v_O = \frac{۲}{۳} v_I$	$۰ < v_I < ۹V$	قطع	وصل
$v_O = ۶\ V$	$v_I > ۹V$	وصل	وصل

۲۳.



خروجی	ورودی	$D_۳$	$D_۲$	$D_۱$
$v_O = ۳\ V$	$v_I < ۳\ V$	قطع	وصل	قطع
$v_O = \frac{۱}{۲} v_I + \frac{۳}{۲}$	$۳\ V < v_I < ۹\ V$	قطع	وصل	وصل
$v_O = \frac{۲}{۳} v_I$	$۹V < v_I < ۳۰\ V$	قطع	قطع	وصل
$v_O = \frac{۴}{۷} v_I + \frac{۲۰}{۷}$	$v_I > ۳۰\ V$	وصل	قطع	وصل

۲۵.



RLFR

۲۷.

D_1	D_2	ورودی	خروجی
قطع	وصل	$v_I < ۴V$	$v_O = ۴\,V$
وصل	وصل	$۴\,V < v_I < ۵\,V$	$v_O = v_I$
وصل	قطع	$v_I > ۵\,V$	$v_O = \frac{۱}{۲}v_I + ۲/۵$



۲۹.



۳۱. الف) $I_m = ۳۳\,mA$ ، $\%r.f. = \%۲۸/۸۶$ ب) $I_m = ۳۱/۴\,A$ ، $\%r.f. = \%۲۹$

۳۳. الف) $V_{L,dc} = ۹۷/۵۶\,V$ ، $V_r = ۴/۸۸\,V$ ب) $V_{L,dc} = ۹۶/۹۸\,V$ ، $V_r = ۴/۸۵\,V$

ج) $I_m = ۱/۲۶\,A$ ، $V = ۲۰۰$ = حداکثر ولتاژ معکوس

۳۵. $V_r(rms) = \frac{V_r}{۲\sqrt{۳}}$

۳۷. الف)



ب) $v_{O_1,DC} = -v_{O_2,DC} = \frac{۲RV_m}{\pi(R+R_f)}$

$v_{O_1,rms} = v_{O_2,rms} = \frac{RV_m}{\sqrt{۲}(R+R_f)}$

ج) $\frac{۲R+R_f}{R+R_f}V_m$

۳۹. الف)



ب) $v_{O,DC} = \frac{V_m}{\pi}$ ج)



۴۱. الف) $\frac{R_f}{R_L} \times ۱۰۰$ ب) $\frac{R_f}{R_L} \times ۱۰۰$ ج) $\frac{۱}{۲fCR_L} \times ۱۰۰$ د) $\frac{۱}{۴fCR_L} \times ۱۰۰$

۴۳. الف) $۵/۶\,V < v_I < ۱۰/۵\,V$ ب) $\Delta v_O = ۱۹/۸\,mV$

۴۵. $R = ۰/۶\,K\Omega$ ، $R_{L,max} = ۲۰/۴\,K\Omega$

۴۷. $\Delta v_O \cong ۳۸\,mV$

۴۹. الف) شکل موج خروجی به ازای $V_R = \pm ۲\,V$ در سطح $\pm ۲\,V$ کلمپ می‌شود.

ب) در $V_R = ۵\,V$ مدار کار نمی‌کند و در $V_R = -۵\,V$ خروجی در سطح $-۵\,V$ کلمپ می‌کند.

فصل چهارم

۱. الف) $I_E = ۱۰\,mA$ ، $I_C = ۹\,mA$ ، $I_B = ۱\,mA$ ب) $R_C \cong ۷۸\,\Omega$

۳. الف) $R_B = ۹۳/۹۴\,K\Omega$ ب) $V_{CE} = ۸/۱\,V$

۵. الف) $R_E = ۱/۵\,K\Omega$ ب) $R_C = ۱۱/۳۹\,K\Omega$ ج) $R_C < ۱۱/۳۹\,K\Omega$

۷. الف) $I_E = ۹\,mA$ ، $I_C = ۸/۱\,mA$ ، $V_{CE} = ۷/۶\,V$

ب) $I_E = ۹\,mA$ ، $I_C(sat) = ۵/۵\,mA$ ، $V_{CE}(sat) = ۰/۲\,V$ ج) $V_{EE} = ۱/۳۱\,V$

۹. الف) $V_{BB} \geq ۰/۲\,V$ ب) خیر، $V_{BB} = ۶/۵\,V$ ج) $T = ۹۱^\circ C$

۱۱. الف) $R_B \cong ۱۲/۲\,K\Omega$ ب) $T_2 \cong ۱۵۸^\circ C$

۱۳. الف) $V_O = ۰/۲\,V$ ، اشباع ب) $R_1 = ۳۷\,K\Omega$

ج) قطع، $V_O = ۱۲\,V$ د) $T_2 \cong ۱۴۹^\circ C$

۱۵. الف) $V_O = ۱/۱\,V$ ، فعال ب) $V_O = ۰/۲\,V$ ، اشباع

۱۷. الف) $V_A = -۰/۷\,V$ ، $V_B = ۰\,V$ ، $V_C = ۰/۷\,V$ ، $V_D = ۰/۷\,V$

ب) $V_A = -۰/۷\,V$ ، $V_B = ۰\,V$ ، $V_C = ۰/۷\,V$ ، $V_D \cong ۲/۳\,V$

۱۹. الف) $R_C = ۰/۵\,K\Omega$ ب) $V_{CE} = ۰/۴\,V$، $I = ۴/۶\,mA$، فعال، جلوگیری از به اشباع رفتن ترانزیستور

۲۱. الف) $V_A = ۰\,V$ ، $V_B = ۰/۷\,V$ ، $V_C = -۷/۳\,V$ ، $V_D = -۸\,V$

ب) $V_A = ۴۹\,mV$ ، $V_B = ۰/۷۴۹\,V$ ، $V_C = -۷/۳\,V$ ، $V_D = -۸\,V$

۲۳. برای $V_I = ۵\,V$، Q_1 فعال، $V_{CEQ_1} = ۱/۱\,V$ ، $I_{CQ_1} = ۳/۸۷\,mA$ ، Q_2 قطع

برای $V_I = -۵\,V$، Q_2 فعال، $V_{CEQ_2} = ۱/۱\,V$ ، $I_{CQ_2} = ۳/۸۷\,mA$ ، Q_1 قطع

۲۵. الف) $I_{B_2} = ۹۸/۹۴\,\mu A$، $I_1 = ۰/۲۶۱\,mA$، $I_2 = ۰/۲۵۹\,mA$، $I_{C_2} = ۹/۸۹\,mA$، $I_{C_1} = ۹۷\,\mu A$،

$I_{E_2} = ۱۰\,mA$ ب) $V_{C_2} = ۱۴/۱۱\,V$، $V_{E_2} = ۱\,V$

۲۷. الف) $V_E \cong ۱۳/۸۴\,mA$، $V = -۳/۸۴\,V$ ب) خیر ج) خیر

۲۹.

x_1	x_2	y	وضعیت ترانزیستور
$۰\,V$	$۰\,V$	$۵\,V$	قطع
$۰\,V$	$۵\,V$	$۵\,V$	قطع
$۵\,V$	$۵\,V$	$۰/۲\,V$	اشباع

RLFB

۳۱. الف) $R \le ۲۰/۷۶\ K\Omega$

ب) برای $v_I = ۵\ V$، ترانزیستور اشباع و $v_O = ۰/۲\ V$ است؛
برای $v_I = ۰\ V$، ترانزیستور قطع و $v_O \cong ۳/۶۷\ V$ است.

ج)



۳۳. الف) $V_{BB} \le -۳/۲۸$

ج) به ازای $R_۱ = ۰$ و $v_I = ۵V$، همه ولتاژ ورودی روی پیوند بیس ـ امیتر می‌افتد که موجب آسیب رسیدن به ترانزیستور می‌شود.

ب)



فصل پنجم

۱. $R_C \cong ۲/۸۳\ K\Omega$

۳. الف) $R_۱ \cong ۶/۸\ K\Omega$، $R_۲ \cong ۱/۲\ K\Omega$ ب) $i_{C,max} = ۶/۴\ mA$ ج) $i_{O,max} = ۳/۲\ mA$

۵. $I_{CQ} \cong ۲/۵\ mA$، $V_{CBQ} \cong ۳\ V$، $v_{O,max} \cong ۲/۵\ V$ (حداکثر دامنه نوسان متقارن v_O)

۷. الف) $v_S \ge -۱\ V$ ب) $v_S \le ۱/۵\ V$

۹. $۰/۸۸V$ = حداکثر دامنه مثبت،
$۳/۵V$ = حداکثر دامنه منفی



۱۱. $\Delta I_{CQ} = ۳/۵۶\ mA$

۱۳. الف) $S_I = \dfrac{(۱+\beta)(R_B + R_C + R_E)}{R_B + (۱+\beta)(R_C + R_E)}$ $\quad S_V \cong \dfrac{-\beta}{R_B + (۱+\beta)(R_C + R_E)}$

ب) از پایداری نقطه کار کاسته می‌شود.

۱۵. $R_E \cong ۷۷\ \Omega$ ، $R_۱ \cong ۶۰\ K\Omega$

۱۷. $R_B \cong ۱۱۶\ K\Omega$ ، $S_\beta = ۰/۰۴۳$ ، $S_V = -۰/۵۲$ ، $S_I = ۶۰/۸$ ، $\Delta I_{CQ} = ۱۷/۵\ mA$

۱۹. $\Delta V_C = -۲/۶\ V$

۲۱. الف) $R_۱ = R_۲ \| R_۳$ ب) $R_۱ = ۴\ K\Omega$ ، $R_۲ = ۳۷\ K\Omega$ ، $R_۳ = ۴/۵\ K\Omega$

۲۱. $R_۳ = ۳۵۰\ \Omega$ ، $R_۴ = ۷۰۰\ \Omega$

۲۱. $R_۱ \| R_۲ = ۲R_۳$

صل ششم

۱.



۲. الف) $R_i \cong ۱/۷۵\ K\Omega$ ، $A_{V_s} \cong -۲۱۷$ ، $A_I \cong -۸۰$

ب) $R_i \cong ۷/۷۶\ K\Omega$ ، $A_{V_s} \cong -۹/۴$ ، $A_I \cong -۱۵$

۵. الف) $h_{ie} = ۱/۵۷\ K\Omega$ ، $R_i \cong ۲۷۲\ \Omega$ ، $A_{V_s} \cong -۱۳۰$ ب) $A_{V_s} \cong ۷۸$ ، $R_i \cong ۱۵۵\ \Omega$

۷. $R_O = ۲\ K\Omega$ ، $A_I \cong ۰/۹۶$ ، $R_i \cong ۱۲/۶$ ، $A_{V_s} \cong ۸۵$ ، $A_V \cong ۱۵۲$ ، $h_{ie} \cong ۱/۳۲\ K\Omega$

۹. $V_{s,max} = ۳/۵\ V$ ، $R_O \cong ۲۵/۷\ \Omega$ ، $R_i \cong ۲۵\ K\Omega$ ، $A_{V_s} = ۰/۹۵۴$ ، $A_I \cong ۲۴/۸$
ولتاژ خروجی در بخش منفی برش خواهد شد.

۱۱. الف) $R_۲ \cong ۳/۱\ K\Omega$ ، $R_۱ \cong ۱۳/۷\ K\Omega$
ب) $R_O = ۲\ K\Omega$ ، $A_I = ۰/۹۷۶$ ، $R_i \cong ۱۱/۷\ \Omega$ ، $A_{V_s} \cong ۳/۸$ ، $A_V \cong ۱۶۵$

۱۳. الف) $V_{CEQ} \cong ۵/۵\ V$ ، $I_{CQ} \cong ۴/۷۵\ mA$
ب) $V_{CE} = ۱۵ - ۲I_C$ ، $v_{ce} = -۰/۶ i_c$
ج) $۲/۳۷۵\ V$ = حداکثر دامنه نوسان V_o از بالا ، $۴/۴۱۵\ V$ = حداکثر دامنه نوسان V_o از پایین
د) $R_O \cong ۴۹۸\ \Omega$ ، $A_I \cong ۴۷/۱$ ، $A_{V_s} \cong -۴/۵$ ، $R_i \cong ۱۰\ K\Omega$ ، $A_V = -۴/۷۱$

۱۵. الف) $R_۱ \cong ۱/۷\ K\Omega$ ، $R_۲ \cong ۲/۵\ K\Omega$ ب) $A_I \cong -۲۴۴$ ، $A_V = -۷۷$ ، $A_P = ۱۸۷۸۸$

۱۷. الف) $A_I \cong ۱۶$ ، $R_i \cong ۶۷۴\ \Omega$ ، $R_O = ۱/۶\ K\Omega$ ، $A_{V_s} \cong ۱۹$
ب) $R_O = ۱/۶\ K\Omega$ ، $R_i \cong ۲۰/۷\ K\Omega$

۱۹. $A_{V_s} \cong -۴۴/۷$

۲۱. $A_I \cong ۱۲۲۳$ ، $A_{V_s} \cong ۱۰۸$ ، $A_V \cong ۱۵۴$ ، $R_i \cong ۲۴\ K\Omega$

۲۳. $R_O = ۱۰۲\ \Omega$ ، $A_V \cong -۳۱۴$ ، $I_{CQ_۲} = ۱/۸۶\ mA$ ، $I_{CQ_۱} = ۱\ mA$

۲۵. $R_O = ۹۸\ \Omega$ ، $V_C = -۲/۴\ V$ ، $V_B = -۱/۷\ V$ ، $V_A = -۱\ V$

۲۷. $A_I = -۴۸$ ، $R_O = ۲۰۵\ \Omega$ ، $R_i = ۶۵۰\ \Omega$ ، $A_{V_s} \cong -۴۵$

۲۹. الف) $V_A = ۱/۴\ V$ ، $V_B = ۰/۷\ V$ ، $A_V = -۳۱۶$ ، $R_i \cong ۴۷\ K\Omega$ ، $R_O \cong ۳۵۵\ \Omega$
ب) $A_V \cong -۳۱۷$ ، $R_i \cong ۲۹۳\ \Omega$ ، $R_O \cong ۳۵۶\ \Omega$
ج) $V_{o,max} \cong ۰/۵۸\ V$

۳۱. $A_{V_s} \cong -۱۹۹$ ، $R_i = ۱/۴\ K\Omega$

۳۳. $V_O = ۰$ ، $V_{B_۱} = V_{B_۲} = ۵۰\ mV$

۳۵. $R_i \cong ۳\ M\Omega$ ، از روش بوت استرپ کردن مقاومتهای بایاس و $h_{oe}^{-۱}$ با استفاده از دو خازن.

۳۷. الف) $I_{CQ_۲} = I_{CQ_۱} \cong ۳/۴۳\ mA$ ، $V_{CEQ_۱} = ۳/۲۸\ V$ ، $V_{CEQ_۲} = ۴/۲۵\ V$

ب) $A_V \cong -۲۶۷$ ، $A_{V_s} \cong -۲۴۱$ ، $A_I = -۵۴۳$ ، $R_i \cong ۹/۵۶\ K\Omega$ ، $R_O = ۴/۷\ K\Omega$

۳۹. الف) $I_{CQ_۱} \cong ۱/۰۳\ mA$ ، $V_{CEQ_۱} = ۱۷/۹۴\ V$ ، $I_{CQ_۲} \cong ۹/۶۵\ mA$ ، $V_{CEQ_۲} = ۱۰/۳۵\ V$

ب) $A_V \cong -۳۸$ ، $A_I \cong -۷۶$ ، $R_i \cong ۲\ K\Omega$ ، $R_O = ۱۲\ \Omega$

ج) $V_{ce_{۱,max}} \cong ۱\ V$ (حداکثر دامنه نوسان متقارن)، $V_{ce_{۲,max}} \cong ۴/۸۳\ V$ (حداکثر دامنه نوسان متقارن)، $V_{s,max} \cong ۳۹\ mV$

۴۱. الف) $R_۱ \cong ۵/۶\ K\Omega$ ب) $A_V \cong -۶۷/۵$ ، $A_I \cong -۱۹۵/۷$ ، $R_i \cong ۲/۹\ K\Omega$ ، $R_O = ۴۹۴\ \Omega$

۴۳. $A_{V_s} \cong -۴۴/۷$

فصل هفتم

۱. ۶۷ Ω ، ۱۰۰ Ω

۳. $V_{GS} = ۱/۵\ V$ ، $V_{DS} = -۶\ V$ ، $V_{GD} = ۷/۵\ V$

۵. $V_۱ = -۶\ V$ ، $V_۲ = ۱\ V$ ، $V_۳ = ۴\ V$ ، $V_۴ = ۶\ V$ ، $V_۵ = ۰\ V$ ، $V_۶ = ۱\ V$ ، $I_V = ۱\ mA$ ، $V_۷ = ۹/۷\ V$ ، $I_۸ \cong ۰/۶۱\ mA$ ، $V_۸ = ۰\ V$

۷. $A_V = ۰/۹۵۲$ ، $R_O = ۴۷۶\ \Omega$

۱۱. الف) $A_V \cong -۲/۱$ ، $R_i \cong ۸۳۳\ K\Omega$ ، $R_O \cong ۲/۵\ K\Omega$

ب) $A_V = ۰/۸۸$ ، $R_i \cong ۵\ M\Omega$ ، $R_O \cong ۱۲۰\ \Omega$

۱۳. $V_{D_۱} = V_{D_۲} = ۱۰\ V$ ، $V_{D_۳} = ۰/۶\ V$ ، $A_V = -۲۸/۳$

۱۵. $A_V \cong ۶۱$ ، $R_i = ۴۸۰\ K\Omega$ ، $R_O = ۶۲۸\ \Omega$

۱۷. $I_D = ۴\ mA$ ، $V_{DS} \geq ۲\ V$

۱۹. $I_D = ۲۲۰/۵\ mA$ ، $V_{DS} \geq ۱۰/۵$

۲۱.

۲۳. $V_O = ۲\ V$ ، $R_O = ۲۰\ K\Omega$ ، $\Delta V_O = ۵۰\ mV$

۲۵. $R_۱ = ۱۰\ M\Omega$ ، $R_۲ \cong ۶/۶۷\ M\Omega$ ، $\Delta I_D \cong ۰/۵۶\ mA$ ، $\Delta I_D = ۰/۳\ mA$

۲۷. $V_O = ۵\ V$

۲۹. $V_۱ = ۳\ V$ ، $V_۲ = ۶\ V$ ، $I = ۱\ mA$

۳۱. $A_V \cong -۶$ ، $R_i \cong ۱/۴\ M\Omega$ ، $R_O = ۱۴\ K\Omega$

نمایه

الف

آلیاژی – نفوذی، ۱۰۸

آند، ۳۳، ۳۴، ۴۴، ۶۵، ۲۶۲

اثر اِرلی، ۱۲۰، ۱۲۳، ۱۲۶

اختلاف پتانسیل تماس، ۲۰، ۲۱، ۲۲، ۲۳، ۲۴، ۳۰، ۳۱، ۴۶، ۵۲، ۲۸۸

اغتشاش، ۴۷، ۲۸۲، ۲۹۲، ۳۱۷

الکترون(های) آزاد، ۲، ۳، ۴، ۵، ۶، ۷، ۸، ۹، ۱۰، ۱۱، ۱۲، ۱۳، ۱۵، ۱۶، ۱۷، ۱۹، ۲۲، ۲۵

امیتر، ۱۰۸، ۱۰۹، ۱۱۰، ۱۱۱، ۱۱۲، ۱۱۳، ۱۱۴، ۱۱۵، ۱۱۶، ۱۱۷، ۱۱۹، ۱۲۱، ۱۲۲، ۱۲۳، ۱۲۴

امیتر فالوئر، ۱۷۰، ۲۲۷، ۲۲۸، ۲۲۹، ۲۳۰، ۲۵۰، ۲۵۱، ۲۵۲، ۲۵۳، ۲۶۶، ۲۹۷

انعکاس
- مقاومتها، ۲۲۸، ۲۹۹، ۳۲۴
- منابع، ۲۹۹، ۳۲۴

ب پ

بار فعال، ۲۸۲، ۳۱۷، ۳۱۸، ۳۱۹، ۳۲۱، ۳۲۵

بازده یکسوکننده نیم‌موج، ۷۶، ۱۰۱

بافر، ۲۲۸، ۲۲۹، ۲۳۸، ۲۶۳، ۲۶۸، ۲۹۷

بایاس
- مستقیم، ۲۵، ۲۶، ۳۴، ۴۴، ۵۸، ۹۲، ۱۱۱
- معکوس، ۲۵، ۲۶، ۲۷، ۳۱، ۳۴، ۳۶، ۴۶، ۴۹، ۵۰، ۵۸، ۹۲، ۱۱۰، ۱۲۵، ۱۹۳، ۲۸۳

بایپاس، ۱۶۲، ۲۴۲، ۲۴۳، ۲۶۴، ۳۰۱، ۳۰۳

بوت استرپ، ۲۵۳، ۲۵۴، ۲۵۵، ۲۶۳، ۲۶۸، ۲۹۹

بهره
- جریان، ۱۱۵، ۱۲۵، ۱۷۶، ۲۱۱، ۲۱۳، ۲۱۵، ۲۱۶، ۲۲۰، ۲۲۱، ۲۲۷، ۲۳۳، ۲۳۵
- جریان ترکیب امیتر مشترک، ۱۱۵
- جریان سیگنال بزرگ ترکیب بیس مشترک، ۱۱۵
- ولتاژ، ۱۲۴، ۱۶۴، ۱۸۰، ۲۱۳، ۲۱۶، ۲۱۷، ۲۱۸، ۲۲۷، ۲۲۹، ۲۳۳، ۲۳۶، ۲۳۷

بیس، ۱۰۸، ۱۰۹، ۱۱۰، ۱۱۱، ۱۱۲، ۱۱۳، ۱۱۴، ۱۱۵، ۱۱۶، ۱۱۷، ۱۱۹، ۱۲۰، ۱۲۱، ۱۲۲، ۱۲۳

پارامتر
- h، ۲۰۷، ۲۰۸، ۲۰۹، ۲۱۱، ۲۱۲، ۲۱۳، ۲۲۴، ۲۳۶
- y، ۲۰۷، ۲۶۴
- z، ۲۰۶، ۲۰۷

پدیده شکست، ۳۵، ۴۴
- زنر، ۳۷، ۵۳
- ضرب بهمنی، ۳۶، ۲۸۳

پیشرفتگی ناحیه تهی، ۲۲، ۲۳، ۲۸، ۳۱

پیوند
- آلیاژی، ۱۸، ۱۹، ۵۲
- رشد یافته، ۱۸
- فن‌آوری صفحه‌ای، ۱۸

ت ث

ترانزیستور یک قطبی، ۲۸۱

ترکیب
- امیتر مشترک، ۱۲۴، ۲۰۹
- بیس مشترک، ۱۱۵، ۱۱۸، ۱۱۹، ۱۲۲، ۱۲۳، ۱۷۴
- مجدد، ۷، ۱۰، ۴۷، ۵۰، ۱۱۱، ۱۳۲

تریود، ۲۸۵، ۲۸۶، ۲۸۷، ۲۸۹، ۳۰۵، ۳۰۶، ۳۰۷، ۳۱۰، ۳۱۳، ۳۱۴، ۳۱۵، ۳۱۸، ۳۲۰، ۳۲۳

تزریق حفره، ۱۱۱، ۱۱۹

تطبیق امپدانس، ۱۳۲، ۲۲۹، ۲۴۴

تقویت‌کننده
- تفاضلی، ۲۷۵
- کلاس A، ۲۶۸

تنظیم‌کننده ولتاژ، ۴۴، ۷۲، ۸۵، ۸۶، ۹۲، ۱۰۵

ثابت
- انتشار، ۱۴، ۱۵
- انتشار الکترونهای آزاد، ۱۵، ۱۶
- انتشار حفره، ۱۶
- بولتزمن، ۸، ۱۵

ج چ

جبران تغییرات حرارتی
- I_{CBO}، ۱۹۱، ۱۹۳
- V_{BE}، ۱۸۷، ۱۹۰، ۲۰۲

جریان
- اشباع معکوس، ۲۷، ۳۴، ۳۵، ۴۲، ۴۳، ۴۹، ۵۰، ۵۱، ۵۲، ۵۳، ۵۴، ۱۱۳، ۱۱۴
- انتشاری، ۱۲، ۱۴، ۱۵، ۱۹، ۲۶، ۲۸، ۳۱
- هدایتی، ۱۲، ۱۳، ۱۴، ۱۵، ۲۸، ۳۰

حامل
- اقلیت، ۱۰، ۱۱، ۱۳، ۱۴، ۲۶، ۲۷، ۳۰، ۳۴، ۳۶، ۴۲، ۴۳، ۴۴، ۴۸، ۵۰، ۱۰۷
- اکثریت، ۱۰، ۱۱، ۱۳، ۱۴، ۲۶، ۲۸، ۳۴، ۱۰۷، ۱۳۸، ۲۸۱، ۲۸۵، ۳۰۹، ۳۱۰

حداکثر ولتاژ معکوس دیود، ۷۸، ۸۱

حفاظت گیت، ۳۱۵

حفره، ۵، ۶، ۹، ۴۷، ۵۰، ۱۱۱، ۱۱۹، ۲۸۱، ۳۰۸

خ

خازن
- کنارگذر، ۱۶۲، ۱۶۴، ۱۷۲، ۲۲۷، ۲۴۲، ۲۶۴، ۲۶۹، ۲۹۵
- کوپلاژ، ۱۶۲، ۱۶۸، ۱۷۲، ۲۴۷، ۲۴۸

خط بار، ۴۹، ۵۶، ۵۷، ۵۸، ۱۵۳، ۱۵۶، ۱۵۹، ۱۶۰، ۱۶۲، ۱۶۴، ۱۶۵، ۱۶۶، ۱۶۷، ۱۶۸
- دینامیکی، ۱۶۲
- DC، ۶۲، ۶۴، ۱۵۱، ۱۵۲، ۱۵۳، ۱۵۴، ۱۵۵، ۱۵۶، ۱۵۹، ۱۶۰، ۱۶۱، ۱۶۴، ۱۶۶

خودبایاس، ۱۵۷، ۱۵۸، ۱۶۰، ۱۷۷، ۱۷۹، ۱۸۱، ۱۸۲، ۱۹۰، ۱۹۳، ۲۵۲، ۲۵۳، ۲۹۰، ۲۹۲

د

دارلینگتون، ۲۰۴، ۲۵۰، ۲۵۱، ۲۵۲، ۲۵۴، ۲۵۵

دریفت، ۲۸۲، ۲۸۳، ۲۸۴، ۲۸۵، ۲۸۷، ۲۸۸،

۲۸۹، ۲۹۲، ۲۹۳، ۲۹۴، ۲۹۵، ۲۹۶، ۲۹۷، ۲۹۹

دو برابر کننده ولتاژ، ۸۶، ۸۷، ۱۰۶

دوقطبی خطی، ۲۰۶، ۲۰۷

دوگان قضیه میلر، ۲۳۸، ۲۴۱، ۲۴۲، ۲۴۳

دیود
- تونلی، ۴۶، ۴۷
- خازنی، ۴۵، ۴۶
- زنر، ۴۴، ۴۵، ۵۰، ۵۴، ۶۹، ۷۰، ۷۳، ۸۵، ۸۶، ۹۲، ۱۰۴، ۱۰۵، ۱۰۶، ۳۱۵
- نورانی، ۴۷، ۴۸
- نوری، ۴۸، ۱۱۰
- ورکتور، ۴۶

ر ز

رانش حرارتی، ۱۵۷، ۱۵۸

رسانایی ویژه، ۴، ۱۰، ۱۲، ۲۸

رشد رونشستی، ۱۹، ۱۰۸

زمان
- بازیابی معکوس، ۴۳، ۴۴
- تأخیر، ۱۳۶
- ذخیره، ۴۳، ۱۳۷، ۱۳۸
- صعود، ۴۴، ۱۳۶، ۱۳۷
- قطع، ۴۱، ۴۴، ۸۳، ۱۳۶، ۱۳۷
- گذار، ۴۳
- نزول، ۱۳۷، ۱۳۸
- وصل، ۱۳۶

س ش

سد پتانسیل، ۲۵، ۲۶، ۲۸، ۳۶، ۱۱۲، ۱۳۴

سورس، ۲۸۲، ۲۸۳، ۲۸۵، ۲۸۸، ۲۸۹، ۲۹۰، ۲۹۲، ۲۹۴، ۲۹۵، ۲۹۷، ۲۹۸، ۳۰۰، ۳۰۱، ۳۰۸

سورس فالوئر، ۲۹۷، ۲۹۹، ۳۲۶، ۳۳۰

سیگنال کوچک، ۳۸، ۶۱، ۶۴، ۹۲، ۱۱۸، ۱۶۲، ۱۷۳، ۲۰۵، ۲۰۶، ۲۰۷، ۲۰۸، ۲۱۰، ۲۱۳، ۲۱۵

شکست زنر، ۳۶، ۳۷، ۵۴

ص ض ظ

صافی خازنی، ۷۳، ۷۹، ۸۰، ۸۱، ۸۴، ۱۰۲، ۱۰۳

ضریب
- پایداری، ۱۷۷، ۱۷۸، ۱۷۹، ۱۸۱، ۱۸۶، ۱۹۹، ۲۰۰
- انتقال بیس، ۱۱۴، ۱۲۰
- تنظیم بار، ۷۸، ۷۹

ظرفیت خازنی، ۴۵، ۴۶، ۵۰، ۵۱، ۵۲، ۱۹۳

ع ف ق

عرض ناحیه تهی، ۲۰، ۲۳، ۲۴، ۲۶، ۲۷، ۳۰، ۳۱، ۳۶، ۴۳، ۴۵، ۴۶، ۵۱، ۵۲، ۱۳۴، ۲۸۳

عرض نوار انرژی، ۲، ۳، ۴، ۵، ۸، ۱۶، ۲۸

فرکانس قطع، ۴۱، ۲۴۸

فشردگی، ۲۸۳، ۲۸۴، ۲۸۵، ۳۱۰، ۳۱۳، ۳۲۳

فعال معکوس، ۱۰۹، ۱۳۰، ۱۳۱

فن‌آوری صفحه‌ای، ۱۹، ۱۰۸، ۱۰۹

قابلیت تحرک
- الکترونهای آزاد، ۴، ۱۳، ۱۵، ۱۶، ۲۹
- حاملها، ۳۱۵
- حفره، ۱۵

قانون اثر - جرم، ۱۱

قضیه میلر، ۲۳۸، ۲۳۹، ۲۴۰، ۲۵۳، ۲۵۴، ۲۹۸

ک گ

کاتد، ۳۳، ۳۴، ۴۴، ۶۵، ۲۶۲

کانال، ۲۸۲، ۲۸۳، ۲۸۴، ۲۸۵، ۲۸۶، ۲۸۷، ۲۸۸، ۲۹۴، ۳۰۴، ۳۰۸، ۳۰۹، ۳۱۰، ۳۱۳، ۳۱۴، ۳۱۵

کلکتور، ۱۰۸، ۱۱۰، ۱۱۱، ۱۱۲، ۱۱۳، ۱۱۴، ۱۱۵، ۱۱۶، ۱۱۸، ۱۱۹، ۱۲۱، ۱۲۲، ۱۲۳، ۱۲۴

کوپلاژ خازنی، ۸۹

گرماخور، ۴۰

گیت، ۲۸۲، ۲۸۳، ۲۸۴، ۲۸۵، ۲۸۸، ۲۹۰، ۲۹۴، ۲۹۵، ۲۹۷، ۳۰۰، ۳۰۱، ۳۰۳، ۳۰۸، ۳۰۹، ۳۱۰

م

مدار
– بـــایاس، ۱۱۳، ۱۴۳، ۱۵۲، ۱۵۳، ۱۵۸، ۱۶۰، ۱۶۸، ۱۶۹، ۱۷۶، ۱۷۹، ۲۰۴، ۲۲۲
– برش، ۶۵، ۶۶، ۶۷، ۶۸، ۶۹، ۹۲، ۱۰۰
– کلمپ، ۸۸، ۸۹، ۹۱، ۹۲، ۱۰۶

مدل
– اتمی بوهر، ۲
– ایده‌آل دیود، ۵۸، ۶۹، ۷۰، ۹۲
– تـقریبی هـیبرید، ۲۱۳، ۲۱۴، ۲۱۵، ۲۱۷، ۲۲۰، ۲۲۱، ۲۲۵، ۲۳۴، ۲۳۵، ۲۵۰، ۲۶۳
– خطی پاره‌ای، ۵۸، ۵۹، ۶۰، ۶۷، ۶۸، ۹۶
– دقیق هیبرید، ۲۱۴، ۲۱۷، ۲۶۷
– هیبرید h، ۲۰۷، ۲۵۵، ۲۵۶، ۲۵۷، ۲۶۱
– هیبرید π، ۲۵۵، ۲۵۶، ۲۵۷، ۲۵۸، ۲۶۰، ۲۶۱، ۲۸۰

مدولاسیون عرض بیس، ۱۲۰، ۱۲۵، ۱۲۶، ۱۳۲

مشخصه
– انتقالی، ۵۵، ۶۵، ۶۶، ۶۷، ۶۸، ۶۹، ۷۰، ۷۲، ۹۸، ۹۹، ۱۰۰، ۱۰۱، ۱۰۴، ۲۸۸، ۲۹۰
– خروجی ترانزیستور، ۱۲۵، ۱۷۴، ۲۱۰
– ورودی تـــرانـــزیستور، ۱۳۱، ۱۵۲، ۱۷۷، ۱۷۸، ۲۱۱، ۲۶۲

معادله
– اینشتین، ۱۵
– پواسون، ۲۱
– شاکلی، ۲۸۷، ۲۹۳، ۳۰۳، ۳۱۱

معکوس‌کننده *CMOS*، ۳۲۲

مقادیر نامی ترانزیستور، ۱۳۳

مقاومت
– استاتیکی، ۳۷، ۳۸، ۳۹
– دیـــنامیکی، ۳۷، ۳۸، ۵۰، ۵۱، ۵۸، ۶۱، ۶۴، ۹۲، ۹۶، ۹۷، ۲۱۳، ۲۹۳
– مستقیم R_f، ۵۹
– معکوس R_r، ۵۹، ۶۹، ۷۴

مکان فشردگی، ۲۸۳، ۲۸۵، ۲۸۷، ۲۸۹، ۳۱۴

منبع تغذیه، ۷۲، ۷۳، ۱۷۶، ۲۰۳

منحنی بار، ۳۱۹، ۳۲۰، ۳۲۱، ۳۲۲

ن

ناحیه
– اشـــباع، ۱۲۱، ۱۲۲، ۱۲۷، ۱۲۸، ۱۲۹، ۱۳۰، ۱۳۸، ۱۳۹، ۱۵۳، ۱۵۴، ۱۵۵، ۱۷۴
– بار فضایی، ۲۰، ۲۱
– تـــهی، ۲۰، ۲۱، ۲۲، ۲۳، ۲۴، ۲۵، ۲۶، ۲۷، ۲۸، ۳۰، ۳۱، ۳۲، ۳۶، ۳۷، ۴۳، ۴۵
– فعال، ۱۰۹، ۱۱۰، ۱۱۱، ۱۱۲، ۱۱۳، ۱۱۴، ۱۱۵، ۱۱۶، ۱۱۹، ۱۲۰، ۱۲۱، ۱۲۲، ۱۲۳
– قطع، ۶۴، ۱۰۹، ۱۱۹، ۱۲۲، ۱۲۶، ۱۲۷، ۱۳۸، ۱۴۳، ۱۵۳، ۱۵۴، ۱۷۴، ۲۲۲، ۲۸۷

ناخالصی
– بخشنده، ۸، ۹، ۱۰، ۱۸، ۲۱، ۳۰
– پذیرنده، ۸، ۱۰، ۱۱، ۱۴، ۱۶، ۲۰، ۳۰

نظریه گاز الکترون، ۴

نـــقطه کـار، ۵۶، ۶۳، ۶۴، ۹۶، ۹۷، ۱۱۸، ۱۵۱، ۱۵۲، ۱۵۳، ۱۵۴، ۱۵۶، ۱۵۷، ۱۶۰، ۱۶۱، ۱۶۲

نوع ارتقایی، ۳۰۸، ۳۰۹، ۳۱۳، ۳۱۴، ۳۱۵، ۳۱۶، ۳۱۷، ۳۱۸، ۳۲۰، ۳۲۱، ۳۲۲، ۳۲۴، ۳۲۵، ۳۳۱

نـوع تـهی، ۳۰۸، ۳۰۹، ۳۱۰، ۳۱۱، ۳۱۲، ۳۱۵، ۳۱۷، ۳۲۱، ۳۲۴، ۳۳۰، ۳۳۱

وی

ولتاژ
– آستانه، ۳۱۳، ۳۲۵
– آسـتانه هـدایت، ۳۴، ۴۷، ۵۸، ۷۳، ۱۰۲، ۱۰۳، ۱۲۳
– اِرلی، ۱۲۶، ۲۵۷
– ریپل، ۸۴، ۱۰۲، ۱۰۳
– شکست معکوس، ۳۵
– فشردگی، ۲۸۳، ۳۱۰، ۳۱۲، ۳۲۳

یکسوسازی جریان، ۲۵

یکسوکننده
– پل، ۷۹، ۸۰، ۱۰۲
– تمام‌موج، ۷۳، ۷۴، ۷۹، ۸۴، ۹۲، ۱۰۲
– نیم‌موج، ۷۳، ۷۵، ۷۶، ۷۷، ۷۸، ۸۰، ۸۱، ۸۴، ۹۲، ۱۰۱، ۱۰۴

POWEREN.IR
RUFB